摘要：从功率MOSFET内部结构和极间电容的电压依赖关系出发，对功率MOSFET的开关现象及其原因进行了较深入分析。从实际应用的角度，对功率MOSFET开关过程的功率损耗和所需驱动功率进行了研究，提出了有关参数的计算方法，并对多种因素对开关特性的影响效果进行了实验研究，所得出的结论对于功率MOSFET的正确运用和设计合理的MoSFET驱动电路具有指导意义．
上传时间： 2013-11-10
上传用户：wfeel
本文主要研究高频功率MOSFET的驱动电路和在动态开关模式下的并联均流特性。首先简要介绍功率MOSFET的基本工作原理及静态及动态特性，然后根据功率MOSFET对驱动电路的要求，对驱动电路进行了参数计算并且选择应用了实用可靠的驱动电路。此外，对功率MOSFET在兆赫级并联山于不同的参数影响而引起的电流分配不均衡问题做了仿真研究及分析。
上传时间： 2013-11-22
上传用户：lijinchuan
虚短和虚断的概念 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。 “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。显然不能将两输入端真正短路。 由于运放的差模输入电阻很大，一般通用型运算放大器的输入电阻都在1MΩ以上。因此流入运放输入端的电流往往不足1uA，远小于输入端外电路的电流。故 通常可把运放的两输入端视为开路，且输入电阻越大，两输入端越接近开路。“虚断”是指在分析运放处于线性状态时，可以把两输入端视为等效开路，这一特性 称为虚假开路，简称虚断。显然不能将两输入端真正断路。 在分析运放电路工作原理时，首先请各位暂时忘掉什么同向放大、反向放大，什么加法器、减法器，什么差动输入……暂时忘掉那些输入输出关系的公式……这些东东只会干扰你，让你更糊涂﹔也请各位暂时不要理会输入偏置电流、共模抑制比、失调电压等电路参数，这是设计者要考虑的事情。我们理解的就是理想放大器(其实在维修中和大多数设计过程中，把实际放大器当做理想放大器来分析也不会有问题)。
上传时间： 2013-11-04
上传用户：181992417
由于电磁兼容的迫切要求，电磁干扰(EMI)抑制元件获得了广泛的应用。然而实际应用中的电磁兼容问题十分复杂，单单依靠理论知识是完全不够的，它更依赖于广大电子工程师的实际经验。为了更好地解决电子产品的电磁兼容性这一问题，还要考虑接地、 电路与PCB板设计、电缆设计、屏蔽设计等问题[1][2]。本文通过介绍磁珠的基本原理和特性来说明它在开关电源电磁兼容设计中的重要性与应用，以期为设计者在设计新产品时提供必要的参考。 2 磁珠及其工作原理 磁珠的主要原料为铁氧体，铁氧体是一种立方晶格结构的亚铁磁性材料，铁氧体材料为铁镁合金或铁镍合金，它的制造工艺和机械性能与陶瓷相似，颜色为灰黑色。电磁干扰滤波器中经常使用的一类磁芯就是铁氧体材料，许多厂商都提供专门用于电磁干扰抑制的铁氧体材料。这种材料的特点是高频损耗非常大，具有很高的导磁率，它可以使电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常应用于高频情况，因为在低频时它们主要呈现电感特性，使得损耗很小。在高频情况下，它们主要呈现电抗特性并且随频率改变。实际应用中，铁氧体材料是作为射频电路的高 频衰减器使用的。实际上，铁氧体可以较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由它的电阻特性决定的。 对于抑制电磁干扰用的铁氧体，最重要的性能参数为磁导率和饱和磁通密度。磁导率可以表示为复数，实数部分构成电感，虚数部分代表损耗，随着频率的增加而增加。因此它的等效电路为由电感L和电阻R组成的串联电路，如图1所示，电感L和电阻R都是频率的函数。当导线穿过这种铁氧体磁芯时，所构成的电感阻抗在形式上是随着频率的升高而增加，但是在不同频率时其机理是完全不同的。
标签：
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
．MS Access Database方式 设计过程中的全部文件都存储在单一的数据库中，同原来的Protel99文件方式。即所有的原理图、PCB文件、网络表、材料清单等等都存在一个.ddb文件中，在资源管理器中只能看到唯一的.ddb文件。 2． Windows File System方式 在对话框底部指定的硬盘位置建立一个设计数据库的文件夹，所有文件被自动保存的文件夹中。可以直接在资源管理器中对数据库中的设计文件如原理图、PCB等进行复制、粘贴等操作。 注：这种设计数据库的存储类型，方便在硬盘对数据库内部的文件进行操作，但不支持Design Team特性。 二、 方便的文件查找功能
上传时间： 2013-10-13
上传用户：fujiura
LVDS(低压差分信号)标准ANSI/TIA /E IA26442A22001广泛应用于许多接口器件和一些ASIC及FPGA中。文中探讨了LVDS的特点及其PCB (印制电路板)设计,纠正了某些错误认识。应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法,给出了计算单线阻抗和差分阻抗的公式,通过实际计算说明了差分阻抗与单线阻抗的区别,并给出了PCB布线时的几点建议。关键词: LVDS, 阻抗分析, 阻抗计算, PCB设计 LVDS (低压差分信号)是高速、低电压、低功率、低噪声通用I/O接口标准,其低压摆幅和差分电流输出模式使EM I (电磁干扰)大大降低。由于信号输出边缘变化很快,其信号通路表现为传输线特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件进行PCB (印制电路板)设计时,超高速PCB设计和差分信号理论就显得特别重要。
上传时间： 2013-11-19
上传用户：水中浮云
PCB 被动组件的隐藏特性解析 传统上，EMC一直被视为「黑色魔术（black magic）」。其实，EMC是可以藉由数学公式来理解的。不过，纵使有数学分析方法可以利用，但那些数学方程式对实际的EMC电路设计而言，仍然太过复杂了。幸运的是，在大多数的实务工作中，工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据，只要藉由简单的数学模型，就能够明白要如何达到EMC的要求。本文藉由简单的数学公式和电磁理论，来说明在印刷电路板（PCB）上被动组件（passivecomponent）的隐藏行为和特性，这些都是工程师想让所设计的电子产品通过EMC标准时，事先所必须具备的基本知识。导线和PCB走线导线（wire）、走线（trace）、固定架……等看似不起眼的组件，却经常成为射频能量的最佳发射器（亦即，EMI的来源）。每一种组件都具有电感，这包含硅芯片的焊线（bond wire）、以及电阻、电容、电感的接脚。每根导线或走线都包含有隐藏的寄生电容和电感。这些寄生性组件会影响导线的阻抗大小，而且对频率很敏感。依据LC 的值（决定自共振频率）和PCB走线的长度，在某组件和PCB走线之间，可以产生自共振（self-resonance），因此，形成一根有效率的辐射天线。在低频时，导线大致上只具有电阻的特性。但在高频时，导线就具有电感的特性。因为变成高频后，会造成阻抗大小的变化，进而改变导线或PCB 走线与接地之间的EMC 设计，这时必需使用接地面（ground plane）和接地网格（ground grid）。导线和PCB 走线的最主要差别只在于，导线是圆形的，走线是长方形的。导线或走线的阻抗包含电阻R和感抗XL = 2πfL，在高频时，此阻抗定义为Z = R + j XL j2πfL，没有容抗Xc = 1/2πfC存在。频率高于100 kHz以上时，感抗大于电阻，此时导线或走线不再是低电阻的连接线，而是电感。一般而言，在音频以上工作的导线或走线应该视为电感，不能再看成电阻，而且可以是射频天线。
上传时间： 2013-10-09
上传用户：时代将军
本文将接续介绍电源与功率电路基板，以及数字电路基板导线设计。宽带与高频电路基板导线设计a.输入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器电路基板图26 是由FET 输入的高速OP 增幅器OPA656 构成的高输入阻抗OP 增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2 倍。此外为改善平滑性特别追加设置可以加大噪讯gain，抑制gain-频率特性高频领域时峰值的R3。图26 高输入阻抗的宽带OP增幅电路图27 是高输入阻抗OP 增幅器的电路基板图案。降低高速OP 增幅器反相输入端子与接地之间的浮游容量非常重要，所以本电路的浮游容量设计目标低于0.5pF。如果上述部位附着大浮游容量的话，会成为高频领域的频率特性产生峰值的原因，严重时频率甚至会因为feedback 阻抗与浮游容量，造成feedback 信号的位相延迟，最后导致频率特性产生波动现象。此外高输入阻抗OP 增幅器输入部位的浮游容量也逐渐成为问题，图27 的电路基板图案的非反相输入端子部位无full ground设计，如果有外部噪讯干扰之虞时，接地可设计成网格状(mesh)。图28 是根据图26 制成的OP 增幅器Gain－频率特性测试结果，由图可知即使接近50MHz频率特性非常平滑，-3dB cutoff频率大约是133MHz。
标签： PCB
上传时间： 2013-11-13
上传用户：hebanlian
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流（导线厚50um，允许温升10℃）导线宽度（Mil） 导线电流（A） 其中:K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T 为最大温升，单位为℃;A 为覆铜线的截面积，单位为mil（不是mm，注意）；I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：1、 正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：?电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。���?对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长，尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的，高速芯片用在关键地方¡?可可用串一个电阻的方法，降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来，时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。。对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡? MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡?闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡?对¶A/D类类器件，数字部分与模拟部分不要交叉¡?元元件引脚尽量短，去藕电容引脚尽量短¡?关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡?对对噪声敏感的线不要与大电流，高速开关线并行¡?弱弱信号电路，低频电路周围不要形成电流环路¡?任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡?对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡?信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
上传时间： 2013-11-24
上传用户：气温达上千万的
地线设计是电磁兼容设计中大家都很注意，却又不知道应该怎样去做的一个问题。了解了地线造成干扰问题的机理之后，在设计和实施地线时就有了一个明确的思路。本期从介绍地线造成干扰的原理入手，使读者了解设计地线的关键和原则。
上传时间： 2013-10-28
上传用户：bvdragon
