虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

干扰信号

干扰信号(interferingsignal),是指对有用信号的接收造成损伤的信号。包括同频干扰、互调干扰、杂散干扰、邻道干扰四种形式。
  • 基于FPGA的GSM解扩解调的设计与实现.rar

    扩频通信系统与常规的通信系统相比,具有很强的抗窄带干扰,抗多径干扰,抗人为干扰的能力,并具有信息隐蔽、多址保密通信等优点,在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开,研究了直扩系统的结构、性能及完成了相关参数的计算,改进了包络算法,设计了解扩和解调器,最后用ISE9.1实现了解扩和解调器的仿真波形,验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础,完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心,分析了解扩器的结构、性能及其完成了相关参数的计算,完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计,并在ISE9.1编程综合得到仿真结果,验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心,为了减少时延和系统所占硬件资源,改进了包络算法并得到了仿真验证。结果表明,它不但减少了硬件资源的占用、缩短了延时,而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况,有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案,完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形,实现了载波的跟踪,给出了仿真结果及资源占用情况,对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。

    标签: FPGA GSM 解调

    上传时间: 2013-06-13

    上传用户:924484786

  • 基于FPGA的DDS信号源设计.rar

    作为电子类专业学生,实验是提高学生对所学知识的印象以及发现问题和解决问题的能力,增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源,基于此目的本信号源并不需要突出的性能,但经济上要求低成本,同时要求操作简单,能够输出多种波形,并且利于学生在此平台上认识信号源原理,同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板,采用EPP接口,同时在FPGA上开发控制电路,为后续开发留下了空间,同时节省了成本。本设计采用地址线16位,数据线12位的静态RAM作为信号源的波形存储器,后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用,最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊,及作者采用这种设计的初衷,然后介绍了信号源的整体结构,总体模块。以下章节首先介绍FPGA内部设计,包括总体结构和几大部分模块,包括:时钟产生电路,相位累加器,数据输入控制电路,滤波器控制电路,信号源启动控制电路。 然后介绍了其他模块的设计,包括存储器选择,幅度控制电路的设计以及滤波器电路的设计,本设计的幅度控制采用两级DA级联,以及后端电阻分压网络调节的方式进行设计,提高了幅度调节的范围。对于滤波器的设计,依据不同的信号频率,分成了4个部分,对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波,对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分,分成两个部分,对于底层驱动程序采用以Labwindows/CVI为平台进行开发,利用其编译和执行速度快,并且和LabVIEW能够很好连接的特性。对于上层控制软件,采用以LabVIEW为平台进行开发,充分利用其图化设计,易于扩展。 论文最后对所做工作进行了总结,提出了进一步改进的方向。

    标签: FPGA DDS 信号源

    上传时间: 2013-04-24

    上传用户:afeiafei309

  • 基于FPGA的RS255,223编解码器的高速并行实现.rar

    随着信息时代的到来,用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落,信号经信道传输后,到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS(Reed—Solomon)码是差错控制领域中一类重要的线性分组码,由于它编解码结构相对固定,性能强,不但可以纠正随机差错,而且对突发错误的纠错能力也很强,被广泛应用在数字通信、数据存储系统中,以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义,而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识,重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行,接着介绍了有限域的有关理论。基于RS码传统的单倍结构,本文提出了一种八倍并行编码及九倍并行解码方案,并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展,译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构,其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理,使编解码的数据吞吐量大为提高,同时延时更小。 本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析,综合软件为QUATURSⅡ V8.0。验证及测试表明,本设计在满足编解码基本功能的基础上,能够实现数据的高吞吐量和低延时传输,达到性能指标要求。本论文在基于FPGA的RS(255,223)编解码器的高速并行实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

    标签: FPGA 255 223

    上传时间: 2013-04-24

    上传用户:思琦琦

  • 现代信号处理.rar

    清华自动化系的张贤达的现代信号处理,研究生PPT。

    标签: 信号处理

    上传时间: 2013-04-24

    上传用户:Andy123456

  • 信号发生器.rar

    由可编程器件控制的信号发生器可输出正弦波、方波、锯齿波,其频率可调。能输出正 弦波、方波、锯齿波的组合波形,且组合波形的频率可调。还能输出占空比和频率可调的方 波。

    标签: 信号发生器

    上传时间: 2013-05-28

    上传用户:跃跃,,

  • 高速实时信号处理系统的FPGA软件设计与实现.rar

    随着现代DSP、FPGA等数字芯片的信号处理能力不断提高,基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台,把尽可能多的无线及个人通信和信号处理的功能用软件来实现,从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面,现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高,需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构,其中DSP主要负责完成系统通信和基带信号处理算法,而FPGA主要完成信号预处理等前端算法,并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素,作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口,包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外,作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力,体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要,作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统,完成了对CF卡、DDR2 SDRAM存储器的读写控制,并利用片内集成的三态以太网MAC硬核模块,实现了系统与上位PC机之间的以太网通信链路。此外,为扩展系统功能,适应未来可能的软件升级,进一步提高系统的通用性,还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后,作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法,充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词:高速实时信号处理;FPGA;Virtex-5;嵌入式系统;MicroBlaze

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-17

    上传用户:wangchong

  • 基于FPGA的通用实时信号处理系统的硬件设计与实现.rar

    近年来,以FPGA为代表的数字系统现场集成技术取得了快速的发展,FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题,而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心,系统的可重构型不强,FPGA解决了这一问题,并且现有的FPGA中,多数已集成DSP模块,结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此,FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求,作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心,使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析,设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配,核心板之间的数据传输采用了LVDS(低电压差分信号)技术,从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴,因此必须重视信号完整性的设计与分析问题,作者根据高速电路的设计惯例和软件辅助设计的方法,在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上,顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节,作者还在文中研究了在系统设计过程中出现的电源完整性问题,并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能,本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板,完成了应用板,视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作,对其中的部分接口进行了逻辑验证。 @@ 经过测试,该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点,能够满足当前一些信号处理系统对高速、实时处理的要求,可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作,为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词:通用实时信号处理;FPGA;信号完整性;DDR2;LVDS

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-27

    上传用户:qiaoyue

  • 基于FPGA的数字信号处理算法研究与高效实现.rar

    现代数字信号处理对实时性提出了很高的要求,当最快的数字信号处理器(DSP)仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展,具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景,研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先,针对图像声纳实时性的要求和FPGA片内资源的限制,设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法,并针对蝶形运算的特点提出了一些优化和改进措施。 其次,分析了具有相同结构的数字滤波和相关运算的特点,采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA),将乘法运算转化为FPGA易于实现的查表和移位累加操作,显著提高了运算效率。此外,还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后,完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明,本论文所有算法均达到了设计要求。

    标签: FPGA 数字信号处理 算法研究

    上传时间: 2013-06-09

    上传用户:zgu489

  • 多载波扩频通信的Rake接收机理论研究及FPGA实现.rar

    由于移动环境的复杂性,无线信号在发送传输和接收过程中有很明显的衰落现象,特别是在高频无线通信中,多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术,Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式,多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集,且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统,介绍了其Rake接收机工作原理和设计思想,进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理,并描述了OFDM和CDMA结合的三种系统(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系统模型;接着,介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息,Rake接收机就是通过多个相关接收器接收多径信号中各路信号,通过信道估计和信道补偿消去信道因子的附加相位,并把他们合并在一起,以此来改善信号的信噪比和系统的可靠性;在此基础上,论文提出了一种多载波扩频通信系统的实现方案,并详细介绍了其Rake接收机实现原理,给出了最大比合并时各种分径数目下系统误码率的仿真图;最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加,系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著,且在多载波CDMA系统中其分集效果更好,实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致,时序通过,资源耗费不大,具有较大的实用价值。 @@关键词:多载波扩频通信,CDMA,Rake接收机,FPGA

    标签: Rake FPGA 多载波

    上传时间: 2013-07-25

    上传用户:axxsa

  • 空时域导航系统抗干扰算法研究及FPGA设计.rar

    随着敌对人为干扰的日益增多和电磁环境的日益恶劣,抗干扰逐渐成为卫星导航接收机的必备能力之一。传统的单天线多延迟系统仅从时域抗干扰,抑制干扰能力有限。利用阵列天线,增加空域自由度,通过空域—时域级联或空时联合处理能够显著增强导航信号接收机的抗干扰性能。多个天线以不同的方式放置,即不同的阵形,会使得导航接收机具有不同的空域抗干扰性能。针对多种阵形对空域抗干扰性能的影响差异,开展了基于L阵、十字阵、均匀圆阵和带圆心圆阵的自适应抗干扰性能研究,分析了导致差异的原因,通过对比仿真,发现带圆心的圆阵具有所选阵形中最优的输出信干噪比,进一步推广到空时自适应抗干扰,也具有同样的结论。结合工程实现,基于FPGA完成空时抗干扰硬件模块设计,用Matlab产生的量化数据作为激励,对硬件模块的输出结果进行分析,与非自适应空时波束形成结果相比,实验验证了模块的有效性;与Matlab仿真处理的结果相比,验证了模块的正确性。多种阵形自适应抗干扰性能差异的研究对于一定孔径和阵元个数条件下的阵列布阵具有一定的参考价值,空时抗干扰硬件模块是抗干扰系统的核心,所做工作对工程实现具有一定的借鉴意义。

    标签: FPGA 时域 导航系统

    上传时间: 2013-05-28

    上传用户:thinode