虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

幅相误差

  • 基于BP神经网络的超声测距误差补偿

    指出了超声波在测距应用中的局限性, 并给出解决方案。着重从新的角度补偿超声传感器的误差, 提出了用BP前馈神经网络补偿超声波声速受温度、湿度变化而引起的误差。

    标签: BP神经网络 超声测距 误差补偿

    上传时间: 2014-04-24

    上传用户:erkuizhang

  • 一种新型高功率微波相移器

    !!研究了一种新型高功率微波相移器%%%同轴插板式相移器!其设计思想为&在同轴波导内插入金属导体板!将同轴波导分为几个扇形截面波导!由于扇形截面波导中传输的82!!模相速度与同轴82; 模的相速度不同!通过改变插入金属板的长度就可以实现相移的调节.

    标签: 高功率 相移器

    上传时间: 2013-10-29

    上传用户:banlangen

  • LST-CPM系统的简化接收机

    提出了一种CPM信号Laurent分解和最小均方误差检测相结合的低复杂度接收机,在降低运算量的同时,保证了低信噪比情况下接近于最大似然ML、最优检测器的接收机性能。理论推导和仿真结果均验证了该算法的有效性。

    标签: LST-CPM 接收机

    上传时间: 2013-11-15

    上传用户:徐孺

  • 用二端口S参数来表征差分电路的特性

    用二端口S-参数来表征差分电路的特性■ Sam Belkin差分电路结构因其更好的增益,二阶线性度,突出的抗杂散响应以及抗躁声性能而越来越多地被人们采用。这种电路结构通常需要一个与单端电路相连接的界面,而这个界面常常是采用“巴伦”器件(Balun),这种巴伦器件提供了平衡结构-到-不平衡结构的转换功能。要通过直接测量的方式来表征平衡电路特性的话,通常需要使用昂贵的四端口矢量网络分析仪。射频应用工程师还需要确定幅值和相位的不平衡是如何影响差分电路性能的。遗憾的是,在射频技术文献中,很难找到一种能表征电路特性以及衡量不平衡结构所产生影响的好的评估方法。这篇文章的目的就是要帮助射频应用工程师们通过使用常规的单端二端口矢量网络分析仪来准确可靠地解决作为他们日常工作的差分电路特性的测量问题。本文介绍了一些用来表征差分电路特性的实用和有效的方法, 特别是差分电压,共模抑制(CMRR),插入损耗以及基于二端口S-参数的差分阻抗。差分和共模信号在差分电路中有两种主要的信号类型:差分模式或差分电压Vdiff 和共模电压Vcm(见图2)。它们各自的定义如下[1]:• 差分信号是施加在平衡的3 端子系统中未接地的两个端子之上的• 共模信号是相等地施加在平衡放大器或其它差分器件的未接地的端子之上。

    标签: 二端口 S参数 差分电路

    上传时间: 2013-10-14

    上传用户:叶山豪

  • 单相逆变器光伏仿真程序--原文资料

    单相逆变器光伏仿真程序

    标签: 单相逆变器 光伏 仿真程序

    上传时间: 2013-11-20

    上传用户:362279997

  • 编码器倍频、鉴相电路在FPGA中的实现

    编码器倍频、鉴相电路在FPGA中的实现

    标签: FPGA 编码器 倍频 中的实现

    上传时间: 2013-10-27

    上传用户:royzhangsz

  • FPGA数字存储扫频仪(源代码+电路图+PCB图)

      频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器,简称扫频仪。扫频信号源是扫频仪的主要功能部件,作用是产生测量用的正弦扫频信号,其 扫频范围可调,输出信号幅度等幅。本设计采用DDS(数字频率合成技术)产生扫频信号,以Xilinx FPGA为控制核心,通过A/D和D/A等接口电路,实现扫频信号频率的步进调整、幅度与相位的测量,创新的使用了计算机软件作为仪器面板来显示被测网络 幅频特性与相频特性,并且测试结果可保存到各种存储介质中。

    标签: FPGA PCB 数字存储 扫频仪

    上传时间: 2013-11-03

    上传用户:w50403

  • CPLD器件在两相混合式步进电动机驱动器中的应用

    文章详细介绍了一种以Xilinx 公司生产的CPLD 器件XC9536 为核心来产生电机绕组参考电流, 进而实现具有绕组电流补偿功能的两相混合式步进电动机10 细分和50 细分运行方式的方法。实践证明, 该方法可以有效地提高两相混合式步进电动机系统的运行效果。

    标签: CPLD 器件 中的应用 步进电动

    上传时间: 2013-11-16

    上传用户:trepb001

  • 基于FPGA的数字三相锁相环的优化设计

    数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。

    标签: FPGA 数字 三相 优化设计

    上传时间: 2013-10-22

    上传用户:emhx1990

  • 基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想,并用可编程逻辑器件FPGA加以实面。

    标签: FPGA 全数字 锁相环路

    上传时间: 2013-10-20

    上传用户:yl8908