GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
数据采集是信号与信息系统中一个重要的组成部分，也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统，提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换，利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能，最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件，完成了内部数字电路设计，使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发，重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计，完成了系统的各级电路硬件设计，并通过系统仿真验证了系统的可行性。
上传时间： 2013-04-24
上传用户：小杨高1
随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展，频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式，它以频谱利用的高效性为目标，允许非授权用户择机利用授权用户的频谱空洞传输数据，以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上，以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径，对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨，为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图，并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上，详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码，加同步头、内插和成形滤波，下变频，系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现，并对其中得到的数据进行分析，进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理，依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。
上传时间： 2013-05-30
上传用户：fywz
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
随着数字时代的到来，信息化程度的不断提高，人们相互之间的信息和数据交换日益增加。正交幅度调制器(QAM Modulator)作为一种高频谱利用率的数字调制方式，在数字电视广播、固定宽带无线接入、卫星通信、数字微波传输等宽带通信领域得到了广泛应用。 近年来，集成电路和数字通信技术飞速发展，FPGA作为集成度高、使用方便、代码可移植性等优点的通用逻辑开发芯片，在电子设计行业深受欢迎，市场占有率不断攀升。本文研究基于FPGA与AD9857实现四路QAM调制的全过程。FPGA实现信源处理、信道编码输出四路基带I/Q信号，AD9857实现对四路I/Q信号的调制，输出中频信号。本文具体内容总结如下: 1.介绍国内数字电视发展状况、国内国际的数字电视标准，并详细介绍国内有线电视的系统组成及QAM调制器的发展过程。 2.研究了QAM调制原理，其中包括信源编码、TS流标准格式转换、信道编码的原理及AD9857的工作原理等。并着重研究了信道编码过程，包括能量扩散、RS编码、数据交织、星座映射与差分编码等。 3.深入研究了基于FPAG与AD9857电路设计，其中包括详细研究了FPGA与AD9857的电路设计、在allegro下的PCB设计及光绘文件的制作，并做成成品。 4.简单介绍了FPGA的开发流程。 5.深入研究了基于FPAG代码开发，其中主要包括I2C接口实现，ASI到SPI的转换，信道编码中的TS流包处理、能量扩散、RS编码、数据交织、星座映射与差分编码的实现及AD9857的FPGA控制使其实现四路QAM的调制。 6.介绍代码测试、电路测试及系统指标测试。 最终系统指标测试表明基于FPGA与AD9857的四路DVB-C调制器基本达到了国标的要求。
上传时间： 2013-04-24
上传用户：sn2080395
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准，在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下，H.264/AVC比H.263和MPEG-4节约了50％的码率。但H.264获得优越性能的代价是计算复杂度的增加，据估计其编码的计算复杂度大约为H.263的3倍，因此很难应用于实时视频处理领域。针对这一现状，业内做了大量的研究工作，力图降低其计算复杂度和提高运行效率。比如在运动估计方面，国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上，分析了H.264帧内编码, 帧间编码及变换，量化技术的原理及特点，提出了一种基于局部边缘方向信息的快速帧内模式判决算法，通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息，累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图，以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度，在并未显著降低编码性能的情况下提升了编码器效率。仿真表明：Foreman 图像序列编码性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究：按顺序对不同类型进行判决，有选择地去比较可能模式，使得在有效减少需判决的模式数量的同时，结合小块模式搜索中途停止准则来确定最优模式。仿真表明：改进算法相对与原来算法能够节省很多的编码时间（平均下降了49.3％），但带来的图像质星的下降（平均下降0.08dB,可以忽略）和码率较少的增加。 同时在整数DCT变换模块中，提出了一种快速蝶形算法，使得对4×4点数据做一次变换，只需通过8×8次加法和2×8次移位运算便可完成，与原来12×8次加法和4×8次移位相比，新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程，并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低，周期短，设计方法灵活等优点，具有广阔的市场应用前景。 仿真表明，通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高，使H.264 Baseline编码器能在PC平台上实现实时编码。
上传时间： 2013-07-18
上传用户：zukfu
