本文将高效数字调制方式QAM和软件无线电技术相结合，在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论，带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析；深入研究了软件无线电核心技术数字下变频原理和其实现结构；对CIC、半带等高效数字滤波器原理结构和性能作了研究；16QAM调制和解调系统设计采用自项向下设计思想；采用硬件描述语言VerilogHDL在EDA工具QuartusII环境下实现代码输入；对系统调试采用了算法仿真和在系统实测调试相结合方法。 论文首先对16QAM调制解调算法进行系统级仿真，并对实现的各模块的可行性仿真验证，在此基础上，完成了调制端16QAM信号的时钟分频模块、串并转换模块、星座映射、8倍零值内插、低通滤波以及FPGA和AD9857接口等模块；解调器主要完成带通采样、16倍CIC抽取滤波，升余弦滚降滤波，以及16QAM解码等模块，实现了16QAM调制器；给出了中频信号时域测试波形和频谱图。本系统在200KHz带宽下实现了512Kbps的高速数据数率传输。论文还对增强型数字锁相环EPLL的实现结构进行了研究和性能分析。
上传时间： 2013-07-10
上传用户：kennyplds
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-11
上传用户：唐僧他不信佛
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要，FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性，应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试，确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题，以XilinxXC4000E系列FPGA为主要的研究对象，在详细研究FPGA内部结构的基础上，基于“分治法”的基本思路对FPGA的测试理论和方法做了探索性研究。 研究完成了对可编程逻辑模块(ConfigrableLogicBlock)及其子模块的测试。主要基于“分治法”对CLB及其子模块进位逻辑(CLM)、查找表(LUT)的RAM工作模式等进行了测试划分，分别实现了以“一维阵列”为基础的测试配置和测试向量，以较少了测试编程次数完成了所有CLB资源的测试。 研究完成了对互连资源(ConfigrableInterconnectResource)的测试。基于普通数据总线的测试方法，针对互连资源主要由线段和NMOS开关管组成的特点及其自身的故障模型，通过手工连线实现测试配置，仅通过4次编程就实现了对其完全测试。 在测试理论研究的基础上，我们开发了能对FPGA器件进行实际测试的测试平台。基于硬件仿真器的测试平台通过高速光纤连接工作站上的EDA仿真软件，把软件语言描述的测试波形通过硬件仿真器转化为真实测试激励，测试响应再读回到仿真软件进行观察，能够灵活、快速的完成FPGA器件的配置和测试。该平台在国内首次实现了软硬件协同在线测试FPGA。在该平台支持下，我们成功完成了对各军、民用型号FPGA的测试任务。 本研究成果为国内自主研发FPGA器件提供了有力保障，具有重大科研与实践价值，成功解决了国外公司在FPGA测试技术上的垄断问题，帮助国产FPGA器件实现完全国产化。
上传时间： 2013-05-17
上传用户：wangyi39
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
本文提出一种基于PC104嵌入式工业控制计算机与现场可编程门阵列(FPGA)的PCB测试机的硬件控制系统设计方案。方案中设计高效高压控制电路，实现测试电压与测试电流的精确数字控制。选用双高压电子开关形式代替高压模拟电子开关，大幅度提高测试电压。采用多电源方式在低控制电压下实现对高压电子开关的控制。设计高速信号处理电路对测试信号进行处理，从硬件上提高系统测试速度。 本设计中选用Altera公司的现场可编程器(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。
上传时间： 2013-06-04
上传用户：lizhen9880
论文首先介绍了SRAM型FPGA的典型代表XC4000系列的结构和主要特性，并对XC4000系列器件的配置模式和配置顺序做了简单介绍。根据XC4000系列器件各组成模块的功能和特点，可以将其分为可编程逻辑功能块(CLB)、输入输出功能块(IOB)、互连资源(IR)、可配置接口模块(CIM)和进位逻辑(CLM)等五大部分组成。 对于这五个功能模块，可以采用“分治法”分别考虑各个模块的测试问题。论文随后深入讨论了各模块的测试问题，由于RAM测试的特殊性，所以对函数发生器RAM模式的测试单独进行了讨论。
上传时间： 2013-06-29
上传用户：牛津鞋
在卫星遥感设备中，随着遥感技术的发展和对传输式观测卫星遥感图像质量要求的不断提高，航天遥感图像的分辨率和采样率也越来越高，由此引起高分辨率遥感图像数据存储量和传输数据量的急剧增长，然而卫星信道带宽有限。为了尽量保持高分辨率遥感图像所具有的信息，必须解决输入数据码率和传输信道带宽之间的矛盾。所以星载高分辨率遥感图像数据的高保真、实时、大压缩比压缩技术就成了解决这一矛盾的关键技术。FPGA器件为实现数据压缩提供了一种压缩算法的硬件实现的一个理想的平台。FPGA器件集成度高，体积小，通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入，仿真，测试和校验，直到达到预期的结果，减少了开发周期。小波变换能够适应现代图像压缩所需要的如多分辨率、多层质量控制等要求，在较大压缩比下，小波图像压缩质量明显好于DCT变换，因此小波变换成为新一代压缩标准JPEG2000的核心算法。同时，小波变换的提升算法结构简单，能够实现快速算法，有利于硬件实现，因此提升小波变换对于采用FPGA或ASIC来实现图像变换来说是很好的选择。本文针对卫星遥感图像的数据流，主要研究可以对卫星图像进行实时二维小波变换的方案。针对提升小波变换的VLSI结构和FPGA设计中的关键技术，从边界延拓、滤波器结构、整数小波、定点运算、原位运算等方面进行了研究和讨论，并且完成了针对卫星遥感图像的分块二维9/7提升小波变换的FPGA实现。采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。同时QuartusII综合结果也表明，系统时钟能够工作在很高的频率，可以满足高速实时对卫星图像的小波变换处理。
上传时间： 2013-06-15
上传用户：00.00
视频监控系统是一个集计算机的交互性、多媒体信息的综合性、通信的分布性和监控的实时性等技术于一体的综合系统。随着网络带宽，计算机处理能力和存储容量的快速提高，以及各种实用视频处理技术的出现，视频监控进入了全数字化的网络时代。视频监控系统的核心功能主要包括两大部分，一是视频图像采集和压缩处理，一是图像数据的传输。系统的主要硬件模块分为监控终端和监控控制终端两个部分。 本文设计并实现了一种基于ARM和嵌入式Linux的视频监控系统，该系统主要实现了视频图像的采集压缩和图像数据流基于RTP协议的传输。本系统的核心硬件平台采用韩国SamSung公司的S3C2410微处理器，ARM端作为视频监控终端，PC机作为监控控制终端。ARM端主要承载了图像采集、编码和对图像数据进行RTP打包并传输的功能，PC端主要承载的功能是图像数据的接收、显示和对监控终端的控制、访问。 在视频图像采集和压缩处理部分，利用Video for Linux提供的接口函数，实现了利用摄像头采集图像的过程，并设计实现了V4L视频采集及压缩模块，设计了系统JEPG图像采集和压缩模块和MPEG-4图像采集和压缩模块的具体编程流程和实现过程，并实现了基于这两种编码方式的视频压缩。用Visual C++实现了用户控制终端，可对应JPEG和MPEG-4两种编码方式进行解码并显示。 在图像数据的传输部分，系统采用了RTP协议作为视频数据流传输协议，并实现了视频数据在局域网内的实时性传输。移植了现在比较常用的JRTPLIB源码库，为RTP的实现提供了可调用的库函数，按照MPEG-4数据流的RTP封装格式和流程，设计实现了RTP编程。 最后对系统的功能和性能进行了测试。测试结果显示MPEG-4在保证与JPEG相当的图像质量时，大大减少了传输的数据量。同时，使用RTP协议进行传输，保证了系统的实时性，也保证了图像的传输质量。
上传时间： 2013-07-12
上传用户：wzr0701
