可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit，RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起，介绍了可重构计算的概念，建立了可重构计算系统模型和动态可重构FPGA芯片模型，在此模型上提出一个基于划分和时延驱动的在线布局算法，和一个基于Pathfinder协商拥塞算法的布线算法，来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。实验结果表明，布局算法与传统的布局算法(或者文献[37]中的算法)相比，在时延上平均减少27％，在线长上平均减少34％(或者11％)，在运行时间上平均减少42％(或者97％)。布线算法与传统的布线算法相比，能够将线长降低26％，将水平通道宽度降低27％，显示出较高的性能。
上传时间： 2013-05-24
上传用户：Neoemily
高速PCB板的电源布线设计:本文分析讨论了高速PCB板上由于高频信号干扰和走线宽度的减小而产生的电源噪声和压降，并提出了高速PCB的电源模型，采用电源总线网络布线，选取合适的滤波电容。等问题。
上传时间： 2013-07-22
上传用户：王者A
Altium Designer winter 09电路设计案例教程 详细介绍了Altium Designer Winter 09的基本功能、操作方法和实际应用技巧。该书集作者十多年PCB设计的实际工作经验和从事该课程教学的深刻体会于一体，从实际的应用出发，以典型案例为导向，以任务为驱动，深入浅出地介绍了Altium Designer软件的设计环境、原理图设计、层次原理图设计、多通道设计、印制电路板(PCB)设计、三维PCB设计、PCB规则约束及校验、交互式布线、原理图库、PCB库、集成库的创建、电路设计与仿真，Protel 99 SE与Altium Designer的转换等相关技术内容。
上传时间： 2013-07-24
上传用户：abc123456.
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
开关电源PCB制版布线基本要求详解+如何创建优秀的开关电源PCB版图设计
上传时间： 2013-04-24
上传用户：zhliu007
PCB布线的规则PCB布线的规则PCB布线的规则PCB布线的规则PCB布线的规则
上传时间： 2013-06-15
上传用户：caiiicc
BGA布线指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包装，简言之，80﹪的高频信号及特殊信号将会由这类型的package内拉出。因此，如何处理BGA package的走线，对重要信号会有很大的影响。 通常环绕在BGA附近的小零件，依重要性为优先级可分为几类： 1. by pass。 2. clock终端RC电路。 3. damping（以串接电阻、排组型式出现；例如memory BUS信号） 4. EMI RC电路（以dampin、C、pull height型式出现；例如USB信号）。 5. 其它特殊电路（依不同的CHIP所加的特殊电路；例如CPU的感温电路）。 6. 40mil以下小电源电路组（以C、L、R等型式出现；此种电路常出现在AGP CHIP or含AGP功能之CHIP附近，透过R、L分隔出不同的电源组）。 7. pull low R、C。 8. 一般小电路组（以R、C、Q、U等型式出现；无走线要求）。 9. pull height R、RP。 中文DOC，共5页，图文并茂
上传时间： 2013-04-24
上传用户：cxy9698
搜集的一些PCB布线规则，包括华为，及电磁兼容设计等。
上传时间： 2013-06-06
上传用户：cjf0304
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所作的研究工作主要包括：提出一种基于Tile的FPGA结构描述方法，对FPGA功耗模型和时序模型进行了研究，实现了考虑FPGA功耗、布线资源利用率的布线算法。 在FPGA结构描述方面，本文在分析现代商用FPGA层次化结构及学术上对FPGA描述方法的基础上，提出一种基于Tile的FPGA结构描述。由于基本Tile的重复性，采用该方法可以简化FPGA结构的描述，同时由于该方法是以硬件结构为根据，为FPGA软硬件提供了简单而灵活的接口，该方法在原型系统中测试证明是正确的。 在FPGA功耗模型方面，本文研究了ASIC中关于电路功耗计算的基本方法，并将其应用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括动态功耗模型和静态功耗模型。动态功耗的计算采用基于节点状态转换率的开关级动态功耗计算和逻辑块宏模型，静态功耗则采用基于公式计算的晶体管漏电功耗模型和逻辑块基于仿真的LUT/MUX表达式计算模型。这些功耗模型将运用到我们后面的功耗计算和基于功耗驱动的布线算法中。 在FPGA布线算法研究和实现方面，本文在介绍基本的搜索算法之后，介绍了将FPGA硬件结构转变为FPGA布线程序可识别的布线资源图的方法，并将基本的搜索算法运用的FPGA布线资源图上，实现FPGA的基于布通率的布线算法。在此基础上，借鉴了FPGA时序分析方法，将时序分析作为布线算法的一子模块，对基于时序的布线算法进行了研究；同时采用了FPGA功耗模型，在布线算法实现中考虑了动态功耗的问题。最后在布线算法中实现两种启发式策略以提高可布线资源有效利用率。
上传时间： 2013-04-24
上传用户：long14578
