虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

峰均比

  • 无线信道仿真和均衡器的FPGA设计与实现

    本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.

    标签: FPGA 无线信道 仿真 均衡器

    上传时间: 2013-07-11

    上传用户:lwwhust

  • 基于ARM的超声波电机速度位置控制系统研究

    超声波电机(Ultrasonic motors,简称USM)是一种全新原理的直接驱动电机,它利用压电陶瓷逆压电效应激发的超声振动作为驱动力,通过定转子间的摩擦力来驱动转子运动。与传统的电磁电机相比,它具有低速大转矩、无电磁干扰、动作响应快、运行无噪声、无输入自锁等卓越特性,在非连续运动领域、精密控制领域比传统的电磁电机性能优越得多。超声波电机在工业控制系统、汽车专用电器、精密仪器仪表、办公自动化设备、智能机器人等领域有广阔的应用前景,近年来倍受科技界和工业界的重视,成为当前机电控制领域的一个研究热点。 本文主要以行波型超声波电机的驱动控制技术为研究对象,引入嵌入式系统理念,设计并制作了超声波电机的驱动控制系统,并对超声波电机的速度与定位控制做了深入的研究。本文主要研究内容及成果如下: 介绍了超声波电机的工作原理、特点及其应用前景,总结了国内外超声波电机驱动控制技术的发展历史和研究现状,以及今后我国超声波电机驱动控制技术的发展方向,明确了本文的研究内容。 结合嵌入式系统特点及其开发方法,详细介绍了超声波电机嵌入式驱动控制系统的硬件和软件设计过程,并总结了硬件、软件的调试过程。最后,对所设计系统性能进行了实验测试和数据分析。 采用DDS技术解决超声波电机所需要的高频驱动电源和数字控制的问题。本文设计的以ARM控制器为核心,频率、相位、幅值均可调的双通道信号发生器,具有频率和相位差控制精度高的特点。 本文介绍了速度与位置的常用控制策略。设计并搭建了基于增量式PID的速度和基于模糊PID的位置控制系统。速度控制采用增量式PID调节,其控制策略简单、易行,通过实验选择合适的参数能适应一般的控制精度要求。定位控制则采用模糊PID控制策略,该策略将模糊控制不需要精确的数学模型、收敛速度快的特点与PID简单易行、能消除稳态误差的优点相结合,改善了模糊控制器稳态性能,使电机定位控制精度达到0.0880。

    标签: ARM 超声波 电机 位置控制

    上传时间: 2013-07-16

    上传用户:wdq1111

  • 基于最大均流法的DCDC变换器并联系统研究

    DC/DC变换器的并联技术是提高DC/DC变换器功率等级的有效途径,而如何实现并联模块间输出电流的平均分配是实现并联的核心技术.目前的并联均流技术多是在并联模块参数差异不大的情况下实现的,对于并联系统在并联模块参数差异较大的极限情况下的稳态和暂态性能则很少涉及.该文着重对并联系统在参数差异很大的条件下的工作情况进行了研究.首先利用基于状态空间平均法的小信号分析对最大均流法的均流原理进行了分析,并对并联系统的稳定性进行了讨论.之后针对已有的均流方案的局限性提出了一种新的具有限流功能的三环控制均流策略.为了验证所提出的方案的可行性,建立了MATLAB仿真平台,利用模块化仿真的思想进行了系统仿真,初步验证了方案的合理性.最后搭建了实际的DC/DC并联系统试验平台,对采用该方案的并联系统的稳态和暂态性能进行了全面的考察,得到了令人满意的结果,证明了具有限流功能的三环控制均流策略是切实可行的.

    标签: DCDC 均流 变换器 并联

    上传时间: 2013-04-24

    上传用户:lzm033

  • 基于ARM的TimeToCount辐射测量仪的研究

    随着半导体工艺的飞速发展和芯片设计水平的不断进步,ARM微处理器的性能得到大幅度地提高,同时其芯片的价格也在不断下降,嵌入式系统以其独有的优势,己经广泛地渗透到科学研究和日常生活的各个方面。 本文以ARM7 LPC2132处理器为核心,结合盖革一弥勒计数管对Time-To-Count辐射测量方法进行研究。ARM结构是基于精简指令集计算机(RISC)原理而设计的,其指令集和相关的译码机制比复杂指令集计算机要简单得多,使用一个小的、廉价的ARM微处理器就可实现很高的指令吞吐量和实时的中断响应。基于ARM7TDMI-S核的LPC2132微处理器,其工作频率可达到60MHz,这对于Time-To-Count技术是非常有利的,而且利用LPC2132芯片的定时/计数器引脚捕获功能,可以直接读取TC中的计数值,也就是说不再需要调用中断函数读取TC值,从而大大降低了计数前杂质时间。本文是在我师兄吕军的《Time-To-Count测量方法初步研究》基础上,使用了高速的ARM芯片,对基于MCS-51的Time-To-Count辐射测量系统进行了改进,进一步论证了采用高速ARM处理器芯片可以极大的提高G-M计数器的测量范围与测量精度。 首先,讨论了传统的盖革-弥勒计数管探测射线强度的方法,并指出传统的脉冲测量方法的不足。然后讨论了什么是Time-To-Count测量方法,对Time-To-Count测量方法的理论基础进行分析。指出Time-To-Count方法与传统的脉冲计数方法的区别,以及采用Time-To-Count方法进行辐射测量的可行性。 接着,详细论述基于ARM7 LPC2132处理器的Time-To-Count辐射测量仪的原理、功能、特点以及辐射测量仪的各部分接口电路设计及相关程序的编制。 最后得出结论,通过高速32位ARM处理器的使用,Time-To-Count辐射测量仪的精度和量程均得到很大的提高,对于Y射线总量测量,使用了ARM处理器的Time-To-Count辐射测量仪的量程约为20 u R/h到1R/h,数据线性程度也比以前的Time-To-CotJnt辐射测量仪要好。所以在使用Time-To-Count方法进行的辐射测量时,如何减少杂质时间以及如何提高计数前时间的测量精度,是决定Time-To-Count辐射测量仪性能的关键因素。实验用三只相同型号的J33G-M计数管分别作为探测元件,在100U R/h到lR/h的辐射场中进行试验.每个测量点测量5次取平均,得出随着照射量率的增大,辐射强度R的测量值偏小且与辐射真实值之间的误差也随之增大。如果将测量误差限定在10%的范围内,则此仪器的量程范围为20 u R/h至1R/h,量程跨度近六个数量级。而用J33型G-M计数管作常规的脉冲测量,量程范围约为50 u R/h到5000 u R/h,充分体现了运用Time-To-Count方法测量辐射强度的优越性,也从另一个角度反应了随着计数前时间的逐渐减小,杂质时间在其中的比重越来越大,对测量结果的影响也就越来越严重,尽可能的减小杂质时间在Time-To-Count方法辐射测量特别是测量高强度辐射中是关键的。笔者用示波器测出此辐射仪器的杂质时间约为6.5 u S,所以在计算定时器值的时候减去这个杂质时间,可以增加计数前时间的精确度。通过实验得出,在标定仪器的K值时,应该在照射量率较低的条件下行,而测得的计数前时间是否精确则需要在照射量率较高的条件下通过仪器标定来检验。这是因为在照射量率较低时,计数前时间较大,杂质时间对测量结果的影响不明显,数据线斜率较稳定,适宜于确定标定系数K值,而在照射量率较高时,计数前时间很小,杂质时间对测量结果的影响较大,可以明显的在数据线上反映出来,从而可以很好的反应出仪器的性能与量程。实验证明了Time-To-Count测量方法中最为关键的环节就是如何对计数前时间进行精确测量。经过对大量实验数据的分析,得到计数前时间中的杂质时间可分为硬件杂质时间和软件杂质时间,并以软件杂质时间为主,通过对程序进行合理优化,软件杂质时间可以通过程序的改进而减少,甚至可以用数学补偿的方法来抵消,从而可以得到比较精确的计数前时间,以此得到较精确的辐射强度值。对于本辐射仪,用户可以选择不同的工作模式来进行测量,当辐射场较弱时,通常采用规定次数测量的方式,在辐射场较强时,应该选用定时测量的方式。因为,当辐射场较弱时,如果用规定次数测量的方式,会浪费很多时间来采集足够的脉冲信号。当辐射场较强时,由于辐射粒子很多,产生脉冲的频率就很高,规定次数的测量会加大测量误差,当选用定时测量的方式时,由于时间的相对加长,所以记录的粒子数就相对的增加,从而提高仪器的测量精度。通过调研国内外先进核辐射测量仪器的发展现状,了解到了目前最新的核辐射总量测量技术一Time-To-Count理论及其应用情况。论证了该新技术的理论原理,根据此原理,结合高速处理器ARM7 LPC2132,对以G-计数管为探测元件的Time-To-Count辐射测量仪进行设计。论文以实验的方法论证了Time-To-Count原理测量核辐射方法的科学性,该辐射仪的量程和精度均优于以前以脉冲计数为基础理论的MCS-51核辐射测量仪。该辐射仪具有量程宽、精度高、易操作、用户界面友好等优点。用户可以定期的对仪器的标定,来减小由于电子元件的老化对低仪器性能参数造成的影响,通过Time-To-Count测量方法的使用,可以极大拓宽G-M计数管的量程。就仪器中使用的J33型G-M计数管而言,G-M计数管厂家参考线性测量范围约为50 u R/h到5000 u R/h,而用了Time-To-Count测量方法后,结合高速微处理器ARM7 LPC2132,此核辐射测量仪的量程为20 u R/h至1R/h。在允许的误差范围内,核辐射仪的量程比以前基于MCS-51的辐射仪提高了近200倍,而且精度也比传统的脉冲计数方法要高,测量结果的线性程度也比传统的方法要好。G-M计数管的使用寿命被大大延长。 综上所述,本文取得了如下成果:对国内外Time-To-Count方法的研究现状进行分析,指出了Time-To-Count测量方法的基本原理,并对Time-T0-Count方法理论进行了分析,推导出了计数前时间和两个相邻辐射粒子时间间隔之间的关系,从数学的角度论证了Time-To-Count方法的科学性。详细说明了基于ARM 7 LPC2132的Time-To-Count辐射测量仪的硬件设计、软件编程的过程,通过高速微处理芯片LPC2132的使用,成功完成了对基于MCS-51单片机的Time-To-Count测量仪的改进。改进后的辐射仪器具有量程宽、精度高、易操作、用户界面友好等特点。本论文根据实验结果总结出了Time-To-Count技术中的几点关键因素,如:处理器的频率、计数前时间、杂质时间、采样次数和测量时间等,重点分析了杂质时间的组成以及引入杂质时间的主要因素等,对国内核辐射测量仪的研究具有一定的指导意义。

    标签: TimeToCount ARM 辐射测量仪

    上传时间: 2013-06-24

    上传用户:pinksun9

  • 基于ARM的T波交替检测技术

    心血管系统疾病是现今世界上发病率和死亡率最高的疾病之一。T波交替(T-wavealtemans,TWA)作为一种非稳态的心电变异性现象,是指心电T波段振幅、形态甚至极性逐拍交替变化。大量研究表明,TWA与室性心律失常、心脏性猝死等有直接密切的关系,已成为一种无创独立性预测指标。随着数字信号处理技术和计算机技术的迅速发展,微伏级的TWA已经可以被检出,并且精度越来越高。本文以T波交替检测为中心,基于ARM给出了T波交替检测技术原理性样机的硬件及软件,实现实时监护的目的。 在TWA检测研究中,需要对心电信号进行预处理,即信号去噪和特征点检测。小波分析以其多分辨率的特性和表征时频两域信号局部特征的能力成为我们选取的心电信号自动分析手段。文中采用小波变换将原始心电信号分解为不同频段的细节信号,根据三种主要噪声的不同能量分布,采用自适应阈值和软硬阈值折衷处理策略用阈值滤波方法对原始信号进行去噪处理:同时基于心电信号的特征点R峰对应于Mexican-hat小波变换的极值点,因此我们使用Mexican-hat小波检测R峰,通过附加检测方案确保了位置的准确性,并根据需要提出了T波矩阵提取方法。 随后文章介绍了T波交替的产生机理及研究进展,分别从临床应用和检测方法上展现了目前TWA的发展进程,并利用了谱分析法、相关分析法和移动平均修正算法分别从时域和频域对一些样本数据进行T波交替检测。在检测中谱分析法抗噪能力较强,但作为一种频域检测方法,无法检测非稳态TWA信号,而相关分析法受呼吸、噪声影响较大,数据要求较高,因此可以在谱分析检测为阳性TWA基础上,再对信号进行相关分析,从而克服自身算法缺陷,确定交替幅度和时间段。最后对影响检测结果的因素进行讨论研究,从而降低检测误差。 文章还设计了T波交替检测技术原理性样机的关键部分电路和软件框架。硬件部分围绕ARM核的Samsung S3C44BOX为核心,设计了该样机的关键电路,包括采集模块、数据处理模块(外部存储电路、通信接口电路等)。其中在采集模块中针对心电信号是微弱信号并且干扰大的特点,采用了具有高共模抑制比和高输入阻抗的分级放大电路,有效的提取了信号分量:A/D转换电路保证了信号量化的高精度。利用USB接口芯片和删内部异步串行通讯实现系统与外界联系。系统软件中首先介绍了系统的软件开发环境,然后给出了心电信号分析及处理程序设计流程图及实现,使它们共同完成系统的软件监护功能。

    标签: ARM 检测技术

    上传时间: 2013-07-27

    上传用户:familiarsmile

  • 电子元器件选择和应用

    1. 元器件的技术条件、技术性能、质量等级等均应满足装备的要求; 2. 优先选用经实践证明质量稳定、可靠性高、有发展前途的标准元器件,不允许选用淘汰品种和禁用的元器件; 3. 应最大限度地压缩元器件品种规格和生产厂家; 4. 未经设计定型的元器件不能在可靠性要求高的军工产品中正式使用; 5. 优先选用有良好的技术服务、供货及时、价格合理的生产厂家的元器件。对关键元器件要进行用户对生产方的质量认定; 6. 在性能价格比相等时,应优先选用国产元器件。

    标签: 电子 元器件选择

    上传时间: 2013-06-28

    上传用户:czl10052678

  • modelsim教程(中文)

    Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真,它可以将整个程序分步执行,使设计者直接看到他的程序下一步要执行的语句,而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值,可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等,比Quartus自带的仿真器功能强大的多,是目前业界最通用的仿真器之一。 ModelSim分几种不同的版本:SE、PE和OEM,其中 集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。比如为Altera提供的OEM版本是ModelSim-Altera,为Xilinx提供的版本为ModelSim XE. SE版本为最高级版本,在功能和性能方面比OEM版本强很多,比如仿真速度方面,还支持PC 、 UNIX 、 LIUNX混合平台.

    标签: modelsim 教程

    上传时间: 2013-06-25

    上传用户:2814413580

  • 基于FPGA的嵌入式MCU设计与应用研究

    随着电子技术和信息技术的发展,可编程逻辑器件的应用领域越来越宽。可编程SoC设计已成为SoC设计的新方法。论文介绍了可编程逻辑器件的设计方法和开发技术,并用硬件描述语言和FPGA/CPLD设计技术,探索和研究了基于FPGA的RISCMCU的设计与实现过程。 论文参照Mircochip公司的PICl6C5X单片机的体系结构,设计了8位RISCMCU。该嵌入式MCU设计采用了自顶向下的设计方法和模块化设计思想。MCU总体结构设计划分控制模块、ALU模块、存储模块三大模块。然后,对各模块的具体技术实现细节分别进行了阐述。论文中设计的MCU能实现PICl6C5X单片机33条指令中除OPTION、CLRWDT、SLEEP和TRIS四条指令以外的其余29条指令的功能,但应用是基于FPGA的,能与其他外设IP方便的结合在一起使用,比ASIC的PICl6C57X的应用更具灵活性。 软件仿真和硬件验证表明:所设计的嵌入式MCU在各方面均达到了一定的性能指标,在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。这些为自主设计R/SCMCU的IP核提供了值得借鉴的探索成果和设计思路,在通用控制领域也有一定的实用价值。 此外,论文中还介绍了三相SPWM控制模块的设计,该模块具有死区时间和载波比任意可调的特点,可以单独应用,也可以作为MCU的外设子模块应用。

    标签: FPGA MCU 嵌入式 应用研究

    上传时间: 2013-07-16

    上传用户:熊少锋

  • 基于FPGA的信道均衡器的设计与实现

    在无线通信系统中,信号在传输过程中由于多径效应和信道带宽的有限性以及信道特性的不完善性导致不可避免地产生码间串扰(Intersymbol Interference).为了克服码间串扰所带来的信号畸变,则必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列.盲均衡器由于不需要训练序列,仅利用接收信号的统计特性就能对信道特性进行均衡,消除码间串扰,成为近年来通信领域研究的热点课题.本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog HDL(Hardware Description Language)语言设计并实现基于Bussgang类型算法的盲均衡器的硬件系统.本文简要介绍了Bussgang类型盲均衡算法中的判决引导LMS(DDLMS)和常模(CMA)两种算法和FPGA设计流程.并详细阐述了基于FPGA的信道盲均衡器的设计思想、设计结构和Verilog设计实现,以及分别给出了各个模块的结构框图以及验证结果.本课题所设计和实现的信道盲均衡器,为电子设计自动化(EDA)技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.

    标签: FPGA 信道 均衡器

    上传时间: 2013-07-25

    上传用户:cuibaigao

  • 无线信道仿真和均衡器的FPGA设计与实现

    本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.

    标签: FPGA 无线信道 仿真 均衡器

    上传时间: 2013-05-28

    上传用户:huyiming139