虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

峰均功率比

  • 基于IEEE80211a的OFDM传输系统的接收机算法研究与FPGA实现

    作为一项正在兴起的无线应用服务,无线局域网已在机场、校园、会议室、甚至在家庭都有所应用.它正叩开高速无线数据业务市场的大门.目前,无线局域网仍处于众多标准共存时期.每一标准的背后都有大公司或者大集团的支持.在众多无线局域网协议中IEEE802.11a协议是很有特色的一个,它的优势在于采用了正交频分复用(OFDM)方式来传输数据,该技术可帮助提高速度和改进信号质量,并可克服干扰,因此得到众多关注.为了让这种高速的局域网真正应用到实际中,我们的项目就是要在硬件上实现基于IEEE802.11a协议的OFDM系统的发射机和接收机,而本文的主要工作就是用FPGA实现这个系统的内接收机.内接收机主要包括同步估计和信道估计.但是目前OFDM系统中包括同步、信道编码、信道估计、用户检测、降低峰均比等一些关键技术在具体实现上还存在着一些困难.许多文献对这些关键技术基本停留在理论上的讨论,与具体的实现还存在很大的差距.因此本文通过研究同步和信道估计的多种算法的性能和其实现的复杂度,提出一种适合在IEEE802.11a协议环境下的同步算法和信道估计,用FPGA加以实现.首先本文总结了目前OFDM系统信道估计的算法.在此基础上详细的讨论了基于IEEE802.11a协议的OFDM系统可以采用的信道估计方法:(1)提出了借助训练序列的LS估计法和LS-average估计法,分别在AWGN信道和多径信道对这两种方法进行了比较,证明无论在哪种信道环境下后者性能都要好于前者.为了能够进一步提高信道估计器的性能,在LS-average算法的基础上提出了消噪算法(NRA).(2)提出了借助导频的DFT插值算法.其次本文总结了目前OFDM系统同步的算法.OFDM系统同步包括定时同步和载波同步,其中定时同步又分为符号同步和抽样同步.本文主要是研究定时同步,而载波同步只是简单的讨论,因为在这项目中这是另有负责人.本文针对基于IEEE802.11a协议的OFDM系统把定时同步分为粗定时同步和细定时同步.然后分别对粗定时同步和细定时同步进行了详细的讨论.其中对粗定时同步的方法有:利用短训练序列和利用循环前缀,并对这两种方法进行了比较.对细定时同步是利用导频来跟踪.最后根据前面两章提出的算法所分析的结果,以及突发OFDM系统的信号和信道特征,选取了其中一种信道估计算法和定时同步算法,结合合作伙伴所提出的载波同步算法一起用FPGA实现整个基于IEEE802.11a协议的OFDM系统的内接收机,并分别测试了各个模块的性能以及综合模块的性能.

    标签: 80211a 80211 IEEE FPGA

    上传时间: 2013-05-26

    上传用户:zhengzg

  • 电磁炉主谐振电路研究与功率控制

    当电磁炉负载(锅具)的大小和材质发生变化时,负载的等效电感会发生变化,这将造成电磁炉主电路谐振频率变化,这样电磁炉的输出功率会不稳定,常会使功率管IGBT过压损坏。针对这种情况,本文提出了一种双闭环控制结构和模糊控制方法,使负载变化时保持电磁炉的输出功率稳定。实际运行结果证明了该设计的有效性和可靠性

    标签: 电磁炉 功率控制 谐振电路

    上传时间: 2013-08-02

    上传用户:yw14205

  • 无线信道仿真和均衡器的FPGA设计与实现

    本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.

    标签: FPGA 无线信道 仿真 均衡器

    上传时间: 2013-05-28

    上传用户:huyiming139

  • 工具软件\图片汉字取模字库生成查看套件

    5月1日凌晨发布第一测试版 功能介绍: 1.生成中英文数字混合的字符串的字模数据. 2.可选择字体,大小,并且可独立调整文字的长和宽,生成任意形状的字符。 3.各种旋转,翻转文字功能 4.任意调整输出点阵大小,并任意调整字符在点阵中的位置。 5.字模数据输出可自定义各种格式,系统预设了C语言和汇编语言两种格式,并且可自己 定义出新的数据输出格式;每行输出数据个数可调。 6.支持四种取模方式:逐行(就是横向逐行取点),逐列(纵向逐列取点),行列(先 横向取第一行的8个点作为第一个字节,然后纵向取第二行的8个点作为第二个字节……), 列行(先纵向取第一列的前8个点作为第一个字节,然后横向取第二列的前8个点作为第二个 字节……) 7.支持阴码(亮点为1),阳码(亮点为0)取模 8.支持纵向(第一位为低位)(,倒向第一位为高位)取模 9.输出数制可选16进制或10进制 10.可生成索引文件,用于在生成的大量字库中可快速检索到需要的汉字 11.动态液晶面板彷真,可调节彷真面板象素点大小和颜色 12.图形模式下可任意用鼠标作画,左键画图,右键擦图。 12.旋转,翻转,平移等字符模式下的功能也可用与对BMP图象的处理 版本为pctolcd1.94 5月1日晚上发布第二测试版 更新如下: 1.增加锁定点阵大小功能,例如可锁定24X24点阵大小,然后调节独立调节字点阵的大小 2.增加热键功能,可用光标配合Ctrl,Shift对文字大小和位置修改 3.增加精简输出格式选项 4.把文字输入框换成了文字输入组合框,这样就可以保存历史纪录。 5.输出数据会自动清除以前的数据 6.可隐藏自定义格式,简化操作 7.一些小的BUG修正。 版本为pctolcd2.03 5月3日凌晨发布第三测试版 更新如下: 1.增加了一些小东西,例如演示动画一类的,我懒的一一写了 2.改掉一些可恶的小BUG,例如点阵输入框的自动完成。 3.增加大量文字处理和导入TXT文本文件功能,并且可以去除文本中的空白和重复字符, 可以对文本进行排序,适合于生成小字库。我这里测试是3万多字的TXT文件在2分钟内转成16X16点阵的字库文件。 版本号为pctolcd2.53 由于本软件侧重于对字符的处理,所以在图象方面功能较弱,请见晾。 5月8日发布正式版 正式版已经开始朝着液晶字库生成软件的方向进化了,我在后来的更新中把主要精力也放 在这部分,由于我目前还没有发现有同类的软件具备这个功能,也无法得到任何的参考,只能 自己摸索前进,所以如果还有不方便的地方请大家多提意见. 具体更新如下: 1.重写大部分的内核代码以配合汉字库生成的功能,目前这个内核已经进行了反复的测试, 相信稳定性和速度较前一版本有了巨大的提高. 2.去掉那个比较愚蠢的热键区了,因为用处不大 3.增加汉字库生成功能,这是最重要的改进之处,下文将详细介绍. 4.修正许多小BUG,使软件更加成熟些. 5月12日发布完美版 这次发布的PCtoLCD2002完美版与前一版本相比没有增加太多的功能,因为我觉得现有的这些功能已经足够用于生成各种字模的需要了,所以完美版的主要工作是反复测试,精心去除各种BUG,以及调节一些细微之处,目的当然就是追求完美!不过世上不会有真正完美的东西,这个软件也不例外,而且这个软件从头至尾全部是我一个人编写完成,精力有限,难免会顾此失彼,如果大家发现了这个版本中存在的BUG,请及时告诉我。 更新说明: 1。界面采用新的字体,不会再有那种难看的黑色粗体字,比以前的要漂亮多了。 2。加入全面的提示帮助,尽量减少普通用户的各种疑惑。 3。修正生成文件的扩展名的一些BUG,不会总是加上FON的扩展名了。 4。修正生成字模数据的一些格式BUG,现在生成的C51格式字模数据基本上可以直接粘贴到源程序中使用而不需要修改了 5。加入新的字模数据格式调整项,允许用户更自由的定制自己需要的数据格式 6。最重要的更新:全面支持保存当前设置功能,用户设置的字模格式,主窗口状态和字库生成窗口选项信息均可保存,下一次打开窗口时不用重新设置。 7。修正了新建图象时会自动跳到图形模式的BUG 8。增加输出紧凑格式数据选项,可以生成不包含空白行的字模数据。 9。完善了每行数据显示个数的功能,可以任意设置每行显示的数据个数,并同时可以设置每行索引数据显示个数。 10。修正了取模说明的一些错误,并改动了格式。 11。现在当用户选择10进制输出时,会自动去掉生成字模数据前的“0x",或后面的“H”,选择16进制时则会自动加上。 12。对各个窗体重新设计以全面适应最大化的需要,如果您觉得当前窗口不够大,可以最大化使用。 13。增加生成英文点阵字库功能,可自动生成ASCII码从0-127的任意点阵字库,使用方法同生成国标点阵字库功能。 14。再次优化代码,去掉各种调试信息,使程序速度再快一些。 15。还有许多细微的调整我记不清了…… 需要注意的地方: 在测试的过程中我发现了一个问题:在WIN98或WINME下当用户直接生成特大点阵的字模时(例如320*320,1024*768的汉字字模),此时由于数据量非常庞大,而WIN98/WINME会有64K的数据容量限制,所以在主窗口中是无法得到全部的字模数据的,这时您需要使用字库生成功能,通过形成一个数据文件才能得到完整的字模数据。 我认为到现在这个软件功能已经很完善了,但可能使用上有点不方便,如果你有什么不明白 的地方,可以发帖子或发MAIL询问

    标签: 软件 汉字 取模 字库

    上传时间: 2013-07-26

    上传用户:sssnaxie

  • H264AVC的CAVLC编码算法研究及FPGA实现

    H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准,简称H.264。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大的提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码,H.264/AVC支持两种编码模式:基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,尽管CAVLC算法也是采用了VLC编码,但是同以往标准不同,它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率,但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上,确定了并行编码的CAVLC编码器结构框图,并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈,对CAVLC编码器中的各个功能模块进行了优化设计,这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后,用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述,用EDA软件对其主要功能模块进行了仿真,并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明,该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求,为整个CAVLC编码器的实时通信提供了良好的基础。

    标签: CAVLC H264 FPGA 264

    上传时间: 2013-06-04

    上传用户:libenshu01

  • WCDMA数字直放站数字上下变频

    随着3G网络建设的展开,移动用户数量逐渐增加,用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中,基站成本在网络投资中占有很大比例,并且基站选址是建网的主要难题之一。同基站相比,直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前,直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低,同时设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标,以实现数字中频系统为研究重心,围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状,阐述了数字直放站系统的设计思想及总体实现框图,并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍,涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等,在理论基础上阐述了一些具体模块的高效实现方案,最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中,降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法,然后针对目前常用的几种算法进行了仿真分析,最后在综合考虑降低峰均比效果与实现复杂度的基础上,提出了改进的二次限幅算法。通过仿真验证算法的有效性后,针对其中的噪声整形滤波器提出了“先分解,再合成”的架构实现方式,并指出其中间级窄带滤波器采用内插级联的方式实现,最后整个算法在FPGA上实现。 在软件无线电思想的指导下,本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准,完成了系统的仿真测试和实物测试。最后得出结论:该系统实现了WCDMA数字直放站数字中频的基本功能,并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。

    标签: WCDMA 数字 下变频 直放站

    上传时间: 2013-04-24

    上传用户:赵安qw

  • 基于FPGA的雷达信号数字接收机的实现

    在雷达信号侦察中运用宽带数字接收技术是电子侦察的一个重要发展方向。数字信号处理由于其精度高、灵活性强、以及易于集成等特点而应用广泛。电子系统数字化的最大障碍是宽带高速A/D变换器的高速数据流与通用DSP处理能力的不匹配。而FPGA的广泛应用,为解决上述矛盾提供了一种有效的方法。 本文利用FPGA技术,设计了具备高速信号处理能力的宽带数字接收机平台,并提出了数字接收机实现的可行性方法,以及对这些方法的验证。具体来说就是如何利用单片的FPGA实现对雷达信号并行地实时检测和参数估计。所做工作主要分为两大部分: 1、适合于FPGA硬件实现的算法的确定及仿真:对A/D采样信号采用自相关累加算法进行信号检测,利用信号的相关性和噪声的独立性提高信噪比,通过给出检测门限来估计信号的起止点。对于常规信号的频率估计,采用Rife算法。通过Matlab仿真,表明上述算法在运算量和精度方面均有良好性能,适合用作FPGA硬件实现。 2、算法的FPGA硬件实现:针对原算法中极大消耗运算量的相关运算,考虑到FPGA并行处理的特点,将原算法修改为并行相关算法,并加入流水线,这样处理极大地提高了系统的数据吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作为开发平台完成设计,系统测试结果表明,本设计能正常工作,满足系统设计要求。 文章的最后,结合系统设计给出几种VHDL优化方法,主要围绕系统的速度、结构和面积等问题展开讨论。

    标签: FPGA 雷达信号 数字接收机

    上传时间: 2013-06-25

    上传用户:songnanhua

  • 基于FPGA的可测性设计方法研究

    现场可编程门阵列(FPGA)是一种现场可编程专用集成电路,它将门阵列的通用结构与现场可编程的特性结合于一体,如今,FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用,它在数字系统中的作用日益变得重要,它所要求的准确性也变得更高。因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展,FPGA的密度和复杂程度也越来越高,使大量的故障难以使用传统方法进行测试,所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径,而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨,给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题,总结解决两类优化问题的现有算法,分别对它们的优缺点进行了对比,进而提出对两种现有算法的改进思想,并且比较了改进前后优化算法的性能。另外,本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中,本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析,并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中,使改进后的优化算法能够简化原算法的实现过程,并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标,在紧凑性指标与测试复杂性方面比现在算法均有所改进,实现了算法的优化。

    标签: FPGA 可测性设计 方法研究

    上传时间: 2013-06-30

    上传用户:不挑食的老鼠

  • 自适应滤波器算法设计及其FPGA实现

    自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术,算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象,提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系,得到滤波器最佳自适应参数的方法。并分析了在平稳和非平稳环境噪声下,滤波器的收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 在分析梯度自适应格型算法的基础上,提出利用最佳反射系数的收敛性和稳定性,得到了梯度自适应格型滤波器的定步长改进方法;并以改进的梯度自适应格型和线性组合器组成梯度自适应格型联合处理算法,在同样环境噪声下,相比自适应横向LMS算法,其各项性能指标都得到了极大地改善,而且有利于节省硬件资源。 设计了自适应横向LMS滤波器和梯度自适应格型联合处理滤波器的电路模型,并用驰豫超前技术对两类滤波器进行了流水线优化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具,完成了滤波器的FPGA硬件设计与仿真实现。并以FPGA实现的3节梯度自适应格型联合处理器为核心,设计了一种TD-SCDMA系统的自适应波束成形器,分析表明可以很好地利用系统提供的参考信号对下行波束进行自适应成形。

    标签: FPGA 自适应滤波器 算法设计

    上传时间: 2013-07-16

    上传用户:xyipie

  • 基于FPGA的GPS中频数字接收机

    本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析,并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析,由此确定了数字化伪码捕获跟踪接收机研制的具体要求,之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约,GPS卫星接收机系统首先表现为功率受限系统,接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率,给接收机实现快速捕获带来了难度。通过仿真分析,综合了实现难度和性能两方面因素,针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求,对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析,确定了捕获的数字化实现方案,伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内,而跟踪环路的跟踪范围为±4/3码元,保证了捕获到跟踪的可靠衔接,同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中,给出了详细的数字化实现方案和分析,这样在保证工作精度的同时尽量减少硬件资源的开销,利用EDA工具,采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现,并在其开发平台上对数字化接收机进行了仿真验证,在给定的工作条件下达到了设计性能和指标要求。

    标签: FPGA GPS 中频 数字接收机

    上传时间: 2013-04-24

    上传用户:15510133306