一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。
上传时间： 2014-01-18
上传用户：努力努力再努力
比较好的分频代码，我自己写的，已调试成功
上传时间： 2016-11-13
上传用户：stvnash
此程序是用硬件描述语言VHDL编写的分频程序，实现了不同的频率输入。
上传时间： 2016-11-15
上传用户：talenthn
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值的不同使用场合； 3． 学习测试模块的编写、综合和不同层次的仿真。
上传时间： 2016-11-19
上传用户：mhp0114
fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器
上传时间： 2016-11-21
上传用户：zl5712176
pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 code.vhd 电压脉冲控制器中的脉冲运算模块 voltage2.bdf 电压脉冲控制系统
标签： vhd pulse_sequence division light
上传时间： 2014-08-12
上传用户：gaome
一个实现整数分频的VHDL代码，只要把n设置成你所需要的分频的数值就行
上传时间： 2016-11-23
上传用户：凤临西北
主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
上传时间： 2016-11-28
上传用户：lizhen9880
一个八分频的VHDL程序,经过编译和仿真.
上传时间： 2013-11-25
上传用户：1109003457
一个1.5分频的VHDL程序,经过编译和仿真.
上传时间： 2016-12-04
上传用户：zhangyi99104144
