这是一个段式lcd显示，利用OKI单片机的外部时钟直接分频，得到0.5秒的时钟，进而利用段式lcd显示时钟。
上传时间： 2014-01-17
上传用户：stewart·
Abstract循序电路第一个应用是拿来做计数器((笔记) 如何设计计数器? (SOC) (Verilog) (MegaCore))，有了计数器的基础后，就可以拿计数器来设计除频器，最后希望能做出能除N的万用除频器。
标签： Abstract MegaCore Verilog SOC
上传时间： 2014-08-06
上传用户：牛津鞋
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
上传时间： 2014-01-03
上传用户：youth25
实现6位频率计，防止数据溢出，并对频率进行三分频
标签： 频率计
上传时间： 2017-07-02
上传用户：Divine
它是SourceForge上的一个开源项目，使用Malib实现实时处理，CSU Face Identification Evaluation System进行人脸识别。算法包括：主成份分析(principle components analysis (PCA)),a.k.a eigenfaces算法,混合主成份分析,线性判别分析(PCA+LDA),图像差分分类器(IIDC),弹性图像匹配算法(EBGM)等等 Malic is realtime face recognition system that based on Malib and CSU Face Identification Evaluation System (csuFaceIdEval). Uses Malib library for realtime image processing and some of csuFaceIdEval for face recognition.
标签： SourceForge 开源 项目
上传时间： 2014-01-21
上传用户：sz_hjbf
基于FPGA的直电机伺服系统的设计的代码，VHDL语言。包括前馈控制，AD1674控制模块，ADC0809控制模块，前馈控制模块，分频模块等。
上传时间： 2014-01-17
上传用户：wmwai1314
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。
上传时间： 2014-12-06
上传用户：han_zh
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历
标签： 计数器
上传时间： 2017-09-02
上传用户：hgy9473
该程序是基于FPGA的硬件描述语言，实现的功能是对时钟进行分频，从而产生任意频率的输出时钟。
上传时间： 2013-12-27
上传用户：silenthink
时钟产生电路，12.5倍分频电路，可以用于参考半分频电路
标签： 时钟产生电路
上传时间： 2013-12-17
上传用户：lunshaomo
