项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号,因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是:实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量,等效测量误差为±1mg。电路的控制核心为单片机,具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。\\r\\n按研究内容设计了软硬件。软件采用多周期同步法
上传时间: 2013-08-11
上传用户:csgcd001
利用actel公司的proasic3系列FPGA A3P030,VHDL编程,实现对LCD模块1602C的显示控制.已经调试通过.已经形成模版,可以进一步使用开发.
上传时间: 2013-08-12
上传用户:lwq11
对fpga和cpld进行深入研究,并且针对这两者的不同结构进行的详细阐述
上传时间: 2013-08-13
上传用户:拔丝土豆
Altera cyclone ep1c6对sram idt71系列的读写时序控制
上传时间: 2013-08-16
上传用户:13681659100
本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理,将详细介绍如何设计FPGA和不同外设之间的数据传输。同时,在RTL编码中,编写使综合与布局布线效果更佳的代码。
上传时间: 2013-08-16
上传用户:bruce5996
FPGA设计中的一些经典例子对学习FPGA的人会有帮助
标签:
上传时间: 2013-08-19
上传用户:924484786
一个很好的对不同FPGA时芯片的选择资料,对你的设计很有帮助
上传时间: 2013-08-20
上传用户:maricle
本文是一稿讲述cpdl的说明文,对初学者来说是一篇很好的入门文件.
上传时间: 2013-08-21
上传用户:dudu121
FPGA RSIC CPU设计文档和源码是EDA中对CPU设计非常好用的程序
上传时间: 2013-08-21
上传用户:cppersonal
基于 MAXII 的CPLD 对mobil dram 的读写操作,内带源码和测试激励文件
上传时间: 2013-08-22
上传用户:luopoguixiong