公钥加密程序，采用非对称密钥，这里以类的形式调用
上传时间： 2014-11-17
上传用户：水口鸿胜电器
RSA公钥加密程序，可实现密钥对生成，加解密任意字符串功能。MFC界面。
上传时间： 2013-12-23
上传用户：英雄
des加解密密钥的验证检测算法，可根据返回值 判断输入8byte密钥的校验结果和加密强度；
上传时间： 2014-11-18
上传用户：ainimao
无线传感器网络的一种新型随机密钥算法 江 超,任秀丽 (吉林师范大学计算机学院,吉林四平136000) 摘要: 针对无线传感器网络中存在的安全问题,分析了现有的基本随机密钥分布模型、q2composite随机密 钥预分布模型和对称密钥生成算法在抗俘性、网络连通性、扩展性和内存消耗等方面存在的问题,结合随机性和 身份认证,提出了一种新型随机密钥算法。在仿真环境下,此算法与其他算法在抗入侵功能、网络连通性、扩展性 和内存消耗方面进行了比较。结果表明,提出的新型随机密钥算法在这些方面都优于其他算法。
上传时间： 2017-02-04
上传用户：caozhizhi
Mathlab发行的图形计算器应用于安卓设备的高品质显示屏上，对用户来说，计算更加清晰易懂且一目了然。这个程序有两大优势：首先，它不仅是一个精细的科学计算器，而且更重要的是，它在您输入过程中显示计算步骤，可以让学生观看和学习如何得出最终答案。第二，它的图形显示能力超乎寻常！不仅计算器显示图精美，而且会自动并显示生成x和y的值。本软件适用于Android平台专业版的功能* 3D图形* 全屏* 9的工作区域* 保存常量和函数库* 不要求因特网* 没有广告科学计算器* 算术表达式 +, - ，*，/，÷* 平方根，立方和多次方根 （保持‘√’密钥）* 指数，对数 （ln，log）* 三角函数sin π/2，cos 30°，...* 双曲线函数：正弦，余弦，正切，...（按“e”键切换）* 反函数（按直接功能键）* 复数，所有功能都支持复数* 导数 sin x' = cos x，... （按 x^n 键）* 科学记数法（在菜单中启用）* 百分比模式* 保存/载入历史图形计算器* 多种功能绘图* 隐函数的第二度（椭圆 2x^2+3y^2=1，等等）* 极性图 （r=cos2θ）* 参数函数，输入新线 （x=cos t，y=sin t）* 功能根和交叉点的图表，请点选的传说开启和关闭（左上角），使用菜单显示為一个列表* 图交叉口 （x^2=x+1）* 跟踪函数值和斜坡* 滚动和缩放图表* 捏放大* 横向全屏图* 函数表* 保存為图像图形* 表保存為 CSV分数计算器* 简单和复杂的分数 1/2+1/3=5/6* 混合数字时，使用空格输入值 3 1/2代数计算器* 线性方程 x+1=2 -> x=1* 二次方程 x^2-1= 0 -> x=-1,1* 较高多项式近似根* 系统线性方程组，每行写一个方程式，x1+x2=1，x1-x2=2* 多项式长除法* 多项式展开，多项式展开，因式分解矩阵计算器* 矩阵和向量运算* 点击点积 （按住*），多种功能的图形* 行列式，逆，规范，移调，跟踪库自定义* 用户定义的常量和函数* 保存/加载表达式
上传时间： 2021-12-12
上传用户：XuVshu
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
调用方法（加密》解密》加密）： unsigned char key1[] = "12345678"; unsigned char key2[] = "abcdefgh"; unsigned char key3[] = "~!@#$%^&"; //如果只需要两组密钥，则本组密钥可以和密钥1一样。 unsigned char en_data[] = "龙的子孙"; unsigned char en_out_put[8]; //3DES 加密 des(en_data, key1, en_out_put, DES_ENCRYPT); des(en_out_put, key2, en_data, DES_DECRYPT); des(en_data, key3, en_out_put, DES_ENCRYPT);
上传时间： 2013-07-10
上传用户：Poppy
随着信息化、网络化和智能化的发展，嵌入式系统和加密技术成为当今热门的技术。本文将两方面的技术结合起来，在对ARM嵌入式系统和高级数据加密标准算法Rijndael作全面分析的基础上，对其应用做了研究。 文中首先分析了嵌入式系统和数据加密算法的发展状况，介绍了 ARM微处理器体系结构和 Rijndael 算法原理的相关知识。然后，结合课题研究，详细介绍了开发板 SHX-ARM7 的硬件配置和嵌入式软件开发环境的建立，包括 ADS1.2和超级终端的设置。 文中深入研究了嵌入式操作系统的移植和 Rijndael 算法在开发板上的编程实现，给出了仿真实验结果。选择移植的μC/OS-Ⅱ操作系统具有良好的实时性、可扩展性和可移植性，为进一步的嵌入式应用打下基础。Rijndael 算法的实现分为三大模块：密钥扩展、加密和解密模块，其结果可作为API函数，在嵌入式加密应用软件编程中直接调用。 本文对基于 ARM 的 Rijndael 算法的应用进行了探讨，给出了基于ARM微处理器与Rijndael算法的IC卡数据加密系统的设计方案，并提出了三种密钥安全管理方案，经比较重点描述了“一卡一密、一次一密”的密码管理思想。该方法能够保证每张 IC 卡每次用来存储重要数据时的初始密钥都是随机的，在一定程度上增加了破译难度，提高了安全性。 在结论中阐述了尚需进一步解决的问题以及下一步的工作内容。
上传时间： 2013-07-06
上传用户：kjgkadjg
随着计算机技术、半导体技术、微电子技术技术的不断融合，嵌入式系统的应用得到了迅猛发展。本文以嵌入式系统开发为背景，研究基于ARM和μC/OS-II的嵌入式系统及其在加密解密模块中的应用。 本文在介绍了嵌入式系统和硬件实现Rijndael算法的研究现状之后，简要概述了Rijndael加密算法的结构、轮变换、密钥扩展和该加密模块选用Rijndael算法的原因以及ARM系列微处理器选型和S3C44BOX芯片体系结构、开发板平台的选择和板上主体硬件电路等相关内容。 在深入地研究了Rijndael加密算法之后以及根据嵌入式系统的一般要求，本文设计了一个基于ARM和μC/OS-II的嵌入式加密模块。该加密模块采用了32位高性能ARM微处理器S3C44BOX为硬件核心，并以嵌入式实时操作系统μC/OS-II为软件平台，在ARM ADS1.2环境下进行系统软件开发。该加密模块充分地利用了ARM微处理器性能高、功耗低和成本低的优势以及发挥了μC/OS-II可移植性好、稳定性和可靠性高的优点。 本文重点论述了嵌入式加密模块BootLoader文件的装载、I/O端口初始化、基于S3C44BOX微处理器的μC/OS-II移植及应用软件部分中任务和模块的流程设计。在该加密模块应用软件设计部分中，对各个任务的创建、定义、优先级设置和事件的定义、对文件的操作进行了设计，并且按照系统软件设计的流程描述了模块所有任务和部分子模块的功能。
上传时间： 2013-05-24
上传用户：Alibabgu
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
