JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
该文针对复杂信号实时处理的困难,提出了采用FPGA来实现信号处理的方法,并根据系统需要设计了一个嵌入式实验平台.根据FPGA实现信号处理的关键点:设计合理的FPGA结构,体现算法的并行性和流水性,论文着重分析了用FPGA实现阵列结构处理的具体方法和实现过程.论文从分析算法的并行度入手,提出用相关图方法直观反映算法的相关性,在此基础上设计了算法的信号流图结构和脉动阵列结构.并针对典型信号处理算法(矩阵运算、卷积运算)进行了并行度分析,相关图设计和从相关图导出脉动阵列结构的研究.同时针对FPGA特点,提出了采用CORDIC结构来设计通用运算单元,给出其流水实现的结构,结合脉动阵列结构提高了矩阵运算性能.最后设计一个以32位CPU为核心的实验平台,编写了启动程序和诊断程序.
上传时间： 2013-04-24
上传用户：1427796291
51单片机程序设计与实验，51单片机程序设计与实验
上传时间： 2013-04-24
上传用户：dave520l
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.
上传时间： 2013-06-22
上传用户：haoxiyizhong
目录 第1章 概述 1.1 采用C语言提高编制单片机应用程序的效率 1.2 C语言具有突出的优点 1.3 AvR单片机简介 1.4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2.1 IAR Enlbedded Workbench IDE C语言编译器 2.2 AVR Studio集成开发环境 2.3 PonyProg2000下载软件及SL—ISP下载软件 2.4 AVR DEM0单片机综合实验板 2.5 AvR单片机JTAG仿真器 2.6 并口下载器 2.7 通用型多功能USB编程器 第3章 AvR单片机开发软件的安装及第一个入门程序 3.1 安装IAR for AVR 4.30集成开发环境 3.2 安装AVR Studio集成开发环境 3.3 安装PonyProg2000下载软件 3.4 安装SLISP下载软件 3.5 AvR单片机开发过程 3.6 第一个AVR入门程序 第4章 AVR单片机的主要特性及基本结构 4.1 ATMEGA16(L)单片机的产品特性 4.2 ATMEGA16(L)单片机的基本组成及引脚配置 4.3 AvR单片机的CPU内核 4.4 AvR的存储器 4.5 系统时钟及时钟选项 4.6 电源管理及睡眠模式 4.7 系统控制和复位 4.8 中断 第5章 C语言基础知识 5.1 C语言的标识符与关键字 5.2 数据类型 5.3 AVR单片机的数据存储空间 5.4 常量、变量及存储方式 5.5 数组 5.6 C语言的运算 5.7 流程控制 5.8 函数 5.9 指针 5.10 结构体 5.11 共用体 5.12 中断函数 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4组通用数字I/O端口的应用设置 6.3 ATMEGA16(L)的I/O端口使用注意事项 6.4 ATMEGAl6(L)PB口输出实验 6.5 8位数码管测试 6.6 独立式按键开关的使用 6.7 发光二极管的移动控制(跑马灯实验) 6.8 0～99数字的加减控制 6.9 4×4行列式按键开关的使用 第7章 ATMEGAl6(L)的中断系统使用 7.1 ATMEGA16(L)的中断系统 7.2 相关的中断控制寄存器 7.3 INT1外部中断实验 7.4 INTO／INTl中断计数实验 7.5 INTO／INTl中断嵌套实验 7.6 2路防盗报警器实验 7.7 低功耗睡眠模式下的按键中断 7.8 4×4行列式按键的睡眠模式中断唤醒设计 第8章 ATMEGAl6(L)驱动16×2点阵字符液晶模块 8.1 16×2点阵字符液晶显示器概述 8.2 液晶显示器的突出优点 8.3 16×2字符型液晶显示模块(LCM)特性 8.4 16×2字符型液晶显示模块(LCM)引脚及功能 8.5 16×2字符型液晶显示模块(LCM)的内部结构 8.6 液晶显示控制驱动集成电路HD44780特点 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作时序 8.10 8位数据传送的ATMEGAl6(L)驱动16×2点阵字符液晶模块的子函数 8.11 8位数据传送的16×2 LCM演示程序1 8.12 8位数据传送的16×2 LCM演示程序2 8.13 4位数据传送的ATMEGA16(L)驱动16×2点阵字符液晶模块的子函数 8.14 4位数据传送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定时/计数器 9.1 预分频器和多路选择器 9.2 8位定时/计时器T/C0 9.3 8位定时/计数器0的寄存器 9.4 16位定时/计数器T/C1 9.5 16位定时/计数器1的寄存器 9.6 8位定时/计数器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C语言编译器安装 9.9 定时/计数器1的计时实验 9.10 定时/计数器0的中断实验 9.11 4位显示秒表实验 9.12 比较匹配中断及定时溢出中断的测试实验 9.13 PWM测试实验 9.14 0～5 V数字电压调整器 9.15 定时器(计数器)0的计数实验 9.16 定时/计数器1的输入捕获实验 ......
上传时间： 2013-07-30
上传用户：yepeng139
现场可编程逻辑门阵列(FPGA)具有开发周期短、成本小、风险低和现场可灵活配置等优点,可以在更短的时间实现更复杂的功能,使得基于FPGA的开发平台的研究成为工业界和学术界日益关注的问题.基于FPGA的高集成度、高可靠性,可将整个设计系统下载于同一芯片中,实现片上系统,从而大大缩小其体积,因此以FPGA为代表的可编程逻辑器件应用日益广泛.在国外,FPGA技术发展与应用已达到相当高的程度;而在国内,FPGA技术发展仍处在起步阶段,与国外相比还存在较大的差距.本文提出了一种FPGA通用接口开发平台的设计思路,研制了一种FPGA快速实验开发装置,对研制过程中遇到的软、硬件问题加以归纳总结,提高了系统运行效率.分别研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC机ISA总线,基于FLEX10K的图像点阵型LCD、PC机PCI总线接口中.最后通过一个通用实验装置系统的设计和实现,综合上述应用,介绍了FPGA实验系统的软件开发环境,实现了基于FGPA的交通信号灯逻辑控制和电子钟,研究了FPGA技术在通用接口控制器设计中的应用.
上传时间： 2013-04-24
上传用户：龙飞艇
本文详述了使用VB和C51实现PC机和单片机串行通信的开发方法，并简要地介绍了VB通讯控件及其使用方法，给出了调试程序。关键词：Visual Basic 单片机串行通信Abstract
上传时间： 2013-05-24
上传用户：米卡
雕刻机的数控系统是三维雕刻机的控制核心，其控制系统的性能直接关系着三维雕刻机的加工质量和加工效率，对雕刻机的性价比有着重要的影响。本论文在对三维雕刻机系统的结构和功能进行分析的基础上，提出了一个以．ARM微处理器和CPLD器件构建硬件平台、基于μC/OS-Ⅱ为嵌入式控制系统的解决方案，充分利用ARM微处理器的高速运算能力与CPLD的高速并行运算能力，大大减少了系统的外围接口器件，有效的降低系统成本。 此方案中选用Philips公司的基于ARM7内核的LPC2214处理器作为主控芯片。对于系统的输入/输出的逻辑控制通过CPLD来实现，该芯片选用Atlera公司的EPM7128SLC84，作为处理器的外围器件。同时对整个系统的硬件开发作了详细说明：电源、SRAM、FLASH等芯片选型及设计；液晶显示模块及键盘的应用设计；电机的输入输出电路设计等。 软件部分包括Boot Loader、RTOS、应用程序的设计等。其中，Rot Loader支持系统Boot、程序下载到RAM中执行和烧写到Flash存储器等功能；RTOS包括操作系统的移植、任务管理、任务间的通信等，应用程序的设计包括设备驱动程序、液晶显示、键盘操作、电机控制等。同时用VB6.0开发了PC机下载控制界面，并对液晶模块和电机进行调试。
上传时间： 2013-06-06
上传用户：smthxt
C语言实现RS232上、下位机串行通信 C语言实现RS232上、下位机串行通信
上传时间： 2013-06-03
上传用户：haobin315
