由于全球定位系统在航天、航空、航海、海洋上程、大地测量、陆地导航以及军事上的大量运用及其广阔的应用前景，使得GPS接收机系统成为国内外相关领域竞相研究的对象。GPS系统的用户部分主要是各种型号的GPS接收机。所以GPS接收机中的微处理器的运算能力和功耗直接影响整机的性能。 本文所研究的是基于ARM微处理器和μC/OS—Ⅱ的嵌入式系统开发及其在GPS接收机中的应用。介绍了OPS接收机设计原理，分析了接收机硬件模块的组成和功能，设计了由FPGA和ARM完成基带信号处理及导航解算的接收机，建立了基于ARM和μC/OS—Ⅱ的GPS接收机嵌入式硬件开发平台。研究了嵌入式实时操作系统μC/OS—Ⅱ，分析了其内核的组成结构：与处理器无关代码、处理器相关代码、与应用相关代码，并重点分析和配置了其中与处理器相关和与应用相关的代码部分，最终将其成功移植到ARM LPC2290微处理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系统软件编译和调试的交叉环境，设计了运行在此环境下的中断和多任务来实现接收机信号处理、导航解算及显示等功能，最终完成了基于ARM和μC/OS—Ⅱ的GPS接收机软应用件设计。 总之，本文从研究嵌入式系统的软、硬件设计及其应用着手，掌握了嵌入式系统开发的核心技术，研制了基于ARM嵌入式开发平台的GPS接收机。
上传时间： 2013-04-24
上传用户：buffer
嵌入式系统的开发已成为新的行业热点，将嵌入式应用于工业控制类产品中，并开发出优秀的人机交互界面，是嵌入式发展的趋势，拥有广阔的市场前景。近年来的市场需求显示越来越多的嵌入式系统包括PDA、机顶盒、DVD/VCD播放机、WAP手机等均要求提供一个方便简洁的可视化操作界面，而这些都要求有一个高性能稳定可靠的GUI(GraphicalUser Interface)来提供支持。友好的图形人机界面为嵌入式系统的人机交互提供丰富的图形图像信息、直观的表达方式。嵌入式GUI作为人机界面的软件系统，具有简洁、美观、方便好用且更具人性化的特点，采用嵌入式GUI进行人机界面设计能够提高设备开发效率、节省维护成本、丰富人机交互信息，因而，已经被越来越多的领域所采用。 本文研究设计了一种基于ARM微处理器和嵌入式实时操作系统的嵌入式GUI应用平台的方案。以SmartARM2200开发板为硬件平台(基于PHILIP公司的微处理LPC2210)，在ADS1.2集成开发环境下，首先对嵌入式实时操作系统μ/OS-Ⅱ的特点、移植条件、性能等方面进行应用研究，重点分析了μ/OS-Ⅱ的移植过程，给出了移植的思路，总结了移植过程中应注意的问题，提出了简洁高效的移植方法；其次详细讲述了如何利用图形用户界面开发工具MiniGUI进行图形用户界面的开发，包括鼠标、键盘、菜单、绘图等功能的实现。该嵌入式GUI应用平台既可以满足用户对应用系统实时性和快速处理的要求，又能够给用户提供生动、直观的图形人机交互界面，具有广泛的应用前景。
上传时间： 2013-07-06
上传用户：zlf19911217
汽车仪表是驾驶员与汽车进行交流的重要窗口，也是汽车高新技术的重要部分。传统汽车仪表多使用指针型显示器件为主，如步进电机、十字线圈，辅以液晶显示，显示的信息量相对较少，且结构复杂。一方面随着汽车电子化程度的不断提高，进行技术创新，研制开发新一代汽车仪表产品；另一方面，由于能源和环保问题，汽车也将从内燃机汽车发展到包括纯电动汽车(BEF)、混合电动汽车(HEV)以及燃料电池汽车(FCV)的新能源汽车时代，因此结合新能源汽车信息量多、电子化程度高的特点，开发新一代汽车智能仪表具有重要的现实和长远意义。 本文正是在这样的背景下，以同济大学汽车学院自主研发的ROVER燃料电池轿车为研究对象，进行了汽车智能仪表的一些功能研究与开发。所做的主要工作有： (1)根据要实现的功能确定所需的硬件资源，选择合适的嵌入式硬件系统。 (2)嵌入式操作系统的选择和二次开发。在选择操作系统时要考虑到系统的硬件可移植性、实时性、对内存的需求以及提供哪些开发工具等。 (3)应用软件的开发。主要是仪表界面设计，包括数字图形显示，动画显示，数据库开发等。 (4)基于无线数据传输模块下的GPRS无线通讯实验。包括客户端和服务器端系统配置，动态域名解析等。 该仪表已应用于ROVER燃料电池轿车，实践表明，在嵌入式平台上显示车载信息，同传统仪表相比具有较大的优势。可满足小型化、轻量化的要求；造型美观，可动画显示、可读性、可视性强；可实现一表多用。从软件方面来讲，引入了操作系统的概念，增强了代码的可读性、可维护性、可扩展性以及灵活性；信息显示自由度高，显示界面人性化，可定制；即使更换硬件平台，也只需对操作系统和底层驱动程序进行少量的移植工作，而无需修改与硬件无关的应用代码。
上传时间： 2013-04-24
上传用户：SimonQQ
本文通过对一台工业仪表通信协议进行分析，介绍了用VB6.0开发微机实时数据采集程序的编程技术。关键词：VB；MSComm控件；通信协议；实时；数据采集Abstract: The pap
上传时间： 2013-06-03
上传用户：shiny3333
H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的两个熵编码方案之一，相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码)，CABAC具有更高的数据压缩率：在同等编码质量下要比CAVLC提高10％～15％的压缩率。CABAC能实现很高的数据压缩率，但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上，CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程，并在仔细分析了H.264/AVC码流结构的基础上，总结出了影响CABAC解码效率的各个环节，并以此为出发点，对CABAC解码所需中的各个功能模块进行了优化设计，设计出一种新的CABAC解码器结构，相对于一般的CABAC解码器，它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率，提出了新的存储组织方式，并根据CABAC的码流结构特性，采用4个子解码器级联的方式来进一步提高解码速率。 最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
上传时间： 2013-07-03
上传用户：huazi
如今IC设计进入了SOC(System-on-chip)设计时代。SOC是指在单一芯片上集成了微控制器、数字信号处理器、存储器、I/O接口等，可以实现信号采集、转换、存储、处理等功能的芯片。SOC设计是基于IP可重用性的设计过程。现在已有不少公司成功地开发了各种SOC总线规范，以便于IP核的可复用性设计。其中，ARM公司开发的AMBA(Advanced Microcontroller Bus Arehitecture)规范已经成为嵌入式应用的行业标准。嵌入式SOC芯片广泛应用于消费电子产品中，近年来随着彩屏手机、PDA等移动终端的普及，液晶电视等平板显示器件的推广，液晶显示器已经逐渐取代CRT成为主流的显示器件。LCD Driver IC作为液晶显示器的重要部件，需求量也日益增大。嵌入式液晶显示系统的设计是当今SOC设计中不可缺少的部分，而基于AMBA总线规范的LCD显示系统更是具备良好的性能和较大的潜力。 本文提出了一种基于AMBA总线规范的彩色TFT-LCD数字图像显示解决方案，硬件设计上包括APB存储接口模块、LCD控制模块，并用VHDL硬件描述语言进行了功能仿真，采用Mentor公司Modelsim5.8完成了系统功能验证；软件设计上完成了基于SAMSUNG公司S6D0110 TFT-LCD驱动芯片的测试程序的编写和系统测试。本设计不需要掌握TFT-LCD内部构造，复杂的内部驱动原理，只需要掌握AMBA总线规范和LCD的MPU并行接口时序，采用本课题设计出的LCD显示控制模块简单实用，便于推广应用。 本课题基于Xilinx公司的VirtexⅡ FF1152 PROTO开发平台完成了软件调试，实现了TFT-LCD图像显示。调试结果表明硬件和软件设计正确且取得了较为满意的结果。
上传时间： 2013-06-02
上传用户：小枫残月
H.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标，作者负责系统架构设计，软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估，算法特点的分析，同时考虑到编码器系统的可伸缩性，可扩展性，本文采用了DSP+FPGA的系统架构。DSP充当核心处理器，而FPGA作为协处理器，针对编码器中最复杂耗时的模块一运动估计模块，设计相应的硬件加速引擎，以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计，同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用，以及更加精确的亚像素位置的预测，可以改善运动补偿精度，提高图像质量和编码效率，但同时也大大增加了编码器的复杂度，因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现，包括整像素搜索，像素插值，亚像素(1/2，1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中，将多处理器技术和流水线技术相结合，提供高性能的并行计算能力，同时，采用合理的存储器组织结构以提供高数据吞吐量，满足运算的带宽要求，并使编码器具有较好的可伸缩性。最后，在Modelsim环境下建立测试平台，完成了对整个设计的RTL级的仿真验证，并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化，从而使工作频率最终达到134MHz，分析数据表明该模块能够满足编码器的实时性要求。
上传时间： 2013-07-24
上传用户：sn2080395
伴随着多媒体显示和传输技术的发展,人们获得了越来越高的视听享受。从传统的模拟电视,到标清、高清、全高清。与显示技术发展结伴而行的是显示接口技术的发展,从模拟的AV端子,S-Video和VGA接口,到数字显示的DVI接口,技术上经历了一个从模拟到数字,从并行到串行,从低速到高速的发展过程。 HDMI是最新的高清晰度多媒体接口,它的规范由Silicon Image等七家公司提出,具有带宽大,尺寸小,传输距离长和支持正版保护等功能,符合当今技术的发展潮流,一经推出,就获得了巨大的成功。成为平板显示器、高清电视等设备的标准接口之一,并获得了越来越广泛的应用。 从上世纪80年代XILINX发明第一款FPGA芯片以来,FPGA就以其体系结构和逻辑单元灵活,运算速度快,编程方便等优点广泛应用与IC设计、系统控制、视频处理、通信系统、航空航天等诸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3为核心,配合Silicon Image的专用HDMI接收芯片搭建了一个HDMI的接收显示平台。针对HDMI带宽宽,数据量大的特点,使用了新型的DDR2 SDRAM作为视频信号的输入和输出缓冲。在硬件板级设计上,针对HDMI和DDR2的相关高速电路,采用了一系列的高速电路设计方法,有效的避免了信号的反射,串扰等不良现象。同时在对HDMI规范和DDR2 SDRAM时序规范的深入研究的基础上,在ALTERA的开发平台QUARTUSII上编写了系统的顶层模块和相关各功能子模块,并仿真通过。 论文的主要工作和创新点表现在以下几个方面： 1、论文研究了最新的HDMI接口规范和新型存储器件DDR2的时序规范。 2、论文搭建的整个系统相当庞大,涉及到相关的规范、多种芯片的资料、各种工具软件的使用、原理图的绘制和PCB板的布局布线,直至后期的编程仿真,花费了作者大量的时间和精力。 3、论文首次使用FPGA来处理HDMI信号且直接驱动显示器件,区别于-般的ASIC方案。 4、论文对高速电路特别是的DDR2布局布线,采用了一系列的专门措施,具有一定的借鉴价值。
上传时间： 2013-06-22
上传用户：784533221
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。
上传时间： 2013-04-24
上传用户：cuiqiang
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中，要实现高临感的多屏幕无缝拼接以及曲面组合显示，显示系统还需要运用几何数字变形及边缘融合等图像处理技术，实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机，它实时采集图形服务器，或者PC的图像信号，通过图像处理模块对图像信息进行几何校正和边缘融合，在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片，并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块，用于上电时对系统在图像变化处理时所需参数进行传递，并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法，接着提出了系统的设计方案及模块划分，然后围绕FPGA的设计介绍了SDRAM控制器的设计方法，最后介绍了ARM处理器的接口及外围电路的设计。
上传时间： 2013-04-24
上传用户：1047385479
