该论文首先对脉冲及其参数进行了分析,然后介绍了雷达脉冲参数测量的原理,并针对现代复杂电磁环境的特点,对脉冲参数测量的方案进行了设计.最后利用Xilinx公司的Spartan-II系列20万门FPGA芯片实现了对高密度视频脉冲流的脉冲到达时间(TOA)、脉冲宽度(PW)和脉冲幅度(PA)等参数的实时高精度测量,并对测量误差进行了分析,同时给出了功能仿真的波形.该测量方法是基于FPGA的硬件实现方法,其系统结构简单,测量速度快、精度高,满足对脉冲参数测量高精度、实时性的要求.
上传时间: 2013-07-05
上传用户:14786697487
随着通信技术和计算机技术的发展,多媒体的应用与服务越来越广泛,视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法,因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂,由于对视频编码的实时性要求,因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标,介绍了运动估计技术在MPEG-4中的应用,然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进,设计了符合二步搜索算法要求的FPGA实现结构,并在对其理论分析之后,对实现该算法的运动估计模块进行了功能模块的划分,并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后,对整个运动估计模块进行了仿真测试,给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况,通过对时序仿真结果可知本文设计的各功能模块工作正常,并且能够协同工作,整个运动估计模块能够正确的实现二步搜索运动估计算法,并输出正确的运动估计结果;通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。
上传时间: 2013-05-27
上传用户:wpt
GPS(全球定位系统)是美国建立的高精度卫星定位导航系统,高动态GPS接收机可应用于卫星、飞机、高速列车等许多场合。高动态给GPS信号带来很大的多普勒频移和多普勒频移变化率,普通民用接收机无法正常工作。适用于高动态条件的接收机可以有效消除多普勒频移及其变化率对信号接收的影响,提高导航定位精度。 本文在深入研究GPS的系统组成、工作原理以及信号格式的基础上,重点研究高动态条件下C/A码和载波的捕获与跟踪方案。论文的主要工作如下: 1.深入研究扩频信号的各种捕获算法,提出了一种适用于高动态的基于FFT的C/A码快速捕获算法; 2.研究扩频码跟踪和载波跟踪技术,设计了载波辅助的码跟踪环路——数字延迟锁定环(DLL)及一种叉积自动频率跟踪环(CPAFC)与科斯塔斯(Costas)环相结合的载波跟踪方案,并在MATLAB环境下建立系统模型,对环路参数进行了详细的设计; 3.初步完成了GPS接收机基带处理模块核心单元的FPGA设计和功能仿真。
上传时间: 2013-07-10
上传用户:suxuan110425
H.264/AVC是ITU-T和ISO联合推出的新标准,采用了近几年视频编码方面的先进技术,以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标,作者负责系统架构设计,软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估,算法特点的分析,同时考虑到编码器系统的可伸缩性,可扩展性,本文采用了DSP+FPGA的系统架构。DSP充当核心处理器,而FPGA作为协处理器,针对编码器中最复杂耗时的模块一运动估计模块,设计相应的硬件加速引擎,以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案,其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计,同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用,以及更加精确的亚像素位置的预测,可以改善运动补偿精度,提高图像质量和编码效率,但同时也大大增加了编码器的复杂度,因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现,包括整像素搜索,像素插值,亚像素(1/2,1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中,将多处理器技术和流水线技术相结合,提供高性能的并行计算能力,同时,采用合理的存储器组织结构以提供高数据吞吐量,满足运算的带宽要求,并使编码器具有较好的可伸缩性。最后,在Modelsim环境下建立测试平台,完成了对整个设计的RTL级的仿真验证,并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化,从而使工作频率最终达到134MHz,分析数据表明该模块能够满足编码器的实时性要求。
上传时间: 2013-07-24
上传用户:sn2080395
在诸多行业的材料及材料制成品中,表面缺陷是影响产品质量的重要因素之一。研究具有显微图像实时记录、处理和显示功能的材料表面缺陷检测技术,对材料的分选和材料质量的检查及评价具有重要的意义。 本文以聚合物薄膜材料为被测对象,研究了适用于材料表面缺陷检测的基于现场可编程门阵列(FPGA)的缺陷数据实时处理技术,可实时提供缺陷显微图像信息,完成了对现有材料缺陷检测装置的数字化改造与性能扩展。本文利用FPGA并行结构、运算速度快的特点实现了材料缺陷的实时检测。搭建了以FPGA为核心的缺陷数据处理系统的硬件电路;重点针对聚合物薄膜材料缺陷信号的数据特征,设计了基于FPGA的缺陷图像预处理方案:首先对通过CCD获得的聚合物薄膜材料的缺陷信号进行处理,利用动态阈值定位缺陷区域,将高于阈值的数据即图像背景信息舍弃,保留低于阈值的数据,即完整保留缺陷显微图像的有用信息;然后按照预先设计的封装格式封装缺陷数据;最后通过USB2.0接口将封装数据传输至上位机进行缺陷显微图像重建。此方案大大减少了上传数据量,缓解了上位机的压力,提高了整个缺陷检测装置的检测速度。本文对标准模板和聚合物薄膜材料进行了实验验证。实验结果表明,应用了基于FPGA的缺陷数据实时处理技术的CCD扫描缺陷检测装置可对70μm~1000μm范围内的缺陷进行有效检测,实时重建的缺陷显微图像与实际缺陷在形状和灰度上都有很好的一致性。
上传时间: 2013-05-19
上传用户:Alibabgu
根据交通部公布的数据,交通事故呈逐年上升趋势,交通事故不仅给公民的财产造成了损失,而且给公民的人身安全也会造成威胁。因此如何更好地避免交通事故成为一个焦点课题,汽车安全系统更是成为汽车生产商和研究机构的研究热点。 当前汽车安全系统有两大种类:一是被动式安全系统。例如:安全带,安全气囊等。二是主动式安全系统。主动安全系统又分为主动被动式和主动自动式。前者有ABS等。后者有汽车自动防撞系统和倒车雷达等。 本文采用激光测距系统,开发一种汽车在高速公路上行驶的主动式防撞系统,本文的重点是开发测距预警系统,采用专门的激光测距芯片和接收芯片,并采用FPGA(Filed Programmable Gate Array)作为主控芯片,对前车进行有效的监控,根据检测得到的数据,实时提出建议和报警,提醒驾驶员减速或者采取制动措施,从而达到预防追尾碰撞的目的。本文工作主要有以下几个方面: 1) 在比较分析激光、雷达和毫米波等测距方法的基础上,根据市场需求及潜在用户分析,确定采用激光脉冲测距方式。针对激光脉冲测距存在的技术难题,提出以FPGA作为系统核心控制模块的测距系统设计方案。 2) 根据对车载动态测距系统测量精度、测量频率和测量范围的基本要求,结合脉冲激光测距的特点,提出采用多头脉冲激光测距和多周期脉冲测量的技术方案。该方案可有效提高系统测距精度和测量范围,降低系统成本。 3) 基于上述方案,完成了基于FPGA的多头脉冲激光测距系统的各功能模块的详细设计、功能仿真、综合优化及板级测试实验。实验表明,各主要功能模块基本达到预期设计要求,为测距系统的后期开发奠定了基础。 4) 完成了激光测距传感器外围光电转换电路、电源转换电路及通讯接口的设计、制作、安装及实验室调试。 5) 最后对论文研究工作进行了总结,提出了系统的不足之处和进一步研究工作的方向。
上传时间: 2013-05-27
上传用户:yatouzi118
现场可编程门阵列器件(FPGA)是一种新型集成电路,可以将众多的控制功能模块集成为一体,具有集成度高、实用性强、高性价比、便于开发等优点,因而具有广泛的应用前景。单相全桥逆变器是逆变器的一种基本拓扑结构,对它的研究可以为三相逆变器研究提供参考,因此对单相全桥逆变器的分析有着重要的意义。 本文研制了一种基于FPGA的SPWM数字控制器,并将其应用于单相逆变器进行了试验研究。主要研究内容包括:SPWM数字控制系统软件设计以及逆变器硬件电路设计,并对试验中发现的问题进行了深入分析,提出了相应的解决方案和减小波形失真的措施。在硬件设计方面,首先对双极性/单极性正弦脉宽调制技术进行分析,选用适合高频设计的双极性调制。其次,详细分析死区效应,采用通过判断输出电压电流之间的相位角预测桥臂电流极性方向,超前补偿波形失真的方案。最后,采用电压反馈实时检测技术,对PWM进行动态调整。在控制系统软件设计方面,采用FPGA自上而下的设计方法,对其控制系统进行了功能划分,完成了DDS标准正弦波发生器、三角波发生器、SPWM产生器以及加入死区补偿的PWM发生器、电流极性判断(零点判断模块和延时模块)和反馈等模块的设计。针对仿真和实验中的毛刺现象,分析其产生机理,给出常用的解决措施,改进了系统性能。
上传时间: 2013-07-06
上传用户:66666
本文以“机车车辆轮对动态检测装置”为研究背景,以改进提升装置性能为目标,研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog,以RedLogic的RVDK开发板作为硬件平台,在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化,然后从数据流中提取有效数据,加以适当裁剪,最后将奇偶场图像数据合并成帧,存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成,由FPGA对SAA7113芯片初始化设置、控制,并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素,从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式,在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤,最后用实际的图像数据块对系统进行了验证。
上传时间: 2013-04-24
上传用户:qazwsc
本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现,包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义,概述了雷达数字脉冲压缩系统的主要研究内容,关键技术及其发展趋势,然后介绍了数字脉冲压缩系统设计与实现的要求,最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理,对系统设计的实现方法进行了实时性方面的论证,并基于MATLAB做了仿真分析。 第三章从数字系统结构化设计方面将本系统划分为三个部分:输入部分、脉压计算部分、输出部分,并在流程图中对各部分所要实现的功能做了介绍。 第四章首先总结了数字脉冲压缩的实现途径;提出了基于自定制浮点数据格式和分时复用蝶型结构的数字脉冲压缩系统设计思想,对其关键技术进行了深入的研究。 第五章对输入输出模块的功能做了详细的描述,设计了具体的结构和电路。 第六章针对系统的测试验证,提出面向SOC的模块验证和系统软硬协同验证的验证策略。通过Link for Modelsim工具,实现MATAB与Modelsim之间对VHDL代码的联合仿真测试,通过在线逻辑分析工具ChipScope,完成系统的片上测试,并分析系统的性能,证明系统的可实用性。满足设计的要求。 本文研制的数字脉冲压缩处理器具有动态范围大、处理精度高、处理能力强、体积小、重量轻、实时性好的优点,为设计高性能的现代雷达信号处理系统提供了可靠的保证。
上传时间: 2013-07-01
上传用户:lingduhanya
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写,是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点,被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强,本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中,服务器端实时采集摄像头传送的动态图像,进行JPEG编码,通过网络传送码流到客户端;客户端接收码流,经过JPEG解码,恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发,首先分析了系统开发平台,介绍FPGA的结构特点以及它的设计流程和指导原则;然后从JPEG图像压缩技术发展的历程出发,分析JPEG标准实现高压缩比高质量图像处理的原理;针对FPGA在算法实现上的特点,以及JPEG算法处理的原理,按照编码和解码顺序,研究设计了基于改进的DA算法的FDCT和IDCT变换,以及按发生频率进行优化的霍夫曼查找表结构,并且从系统整体上对JPEG编解码进行简化,以提高系统的处理性能。最后,通过分析Nios嵌入式微处理器可定制特性,根据SOPC Builder中Avalon总线的要求,把图像采集,JPEG图像压缩和网络传输转变成用户自定义模块,在SOPC Builder下把用户自定义模块添加到系统中,由Nios嵌入式软核的控制下运行,在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法,具有造价低功耗低,性能稳定,图像恢复后质量高等优点,适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作,对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码,进一步探索FPGA在数字图像处理上的优势所在,深入了解进行此类硬件模块设计的技术特点,是本课题的重要学术意义所在。
上传时间: 2013-04-24
上传用户:shangdafreya