可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
ARM嵌入式技术在工业和生活中正得到越来越广泛的应用，为了适应技术的发展和社会的需求，满足为社会培养创新型人才的需要，高校通信类和电子类专业开设ARM嵌入式技术相关课程及其实验课程将成为趋势。在课程中设置合理实验，可以有效提高学生的动手能力和培养创新性思维，帮助学生更快、更好地掌握理论和应用技术。 论文设计的ARM嵌入式教学实验系统包括一块适合普通高校嵌入式技术实验课程教学的实验开发板及其配套的实验。该实验系统针对一般高校所开设的ARM嵌入式技术相关课程的要求而设计，配套实验符合教学大纲及实验课时的要求。 论文设计的实验开发板主要组成模块有：最小系统，包括控制器模块、电源模块、复位模块、Flash ROM模块、SDRAM模块、JTAG接口等；扩展接口，包括LED、键盘、RS232串口、I2C接口、液晶模块、以太网模块等。实验开发板采用S3C4510B网络控制芯片用作控制和信号处理，使用网络接口芯片DM9161和隔离变压器H1102完成网络接入，使用AM29LV160和HY57V641620HG构建16位存储单元，使用AT24C01和PCF8583来构建I2C接口，使用MAX232完成TTL电平转换以扩展RS232串口，并扩展键盘和LCD实现人机交互。实验开发板的硬件设计充分考虑了一般高校实验室的条件和需求，能够较好地将成本控制在150元左右，有利于在有限的条件下为每个学生尽可能的创造动手制作PCB的实验条件。实验板的接口设计能够让学生较为方便地开展实验，并考虑了实验板扩展和二次开发的需要。 论文设计的实验系统配套实验主要有基础实验、扩展实验和设计实验。基础实验主要帮助学生熟悉嵌入式系统的片内资源和特殊功能寄存器的配置方法，对整个嵌入式系统的架构有一定的理解，能编程完成一些简单的控制功能；扩展实验主要帮助学生建立嵌入式系统开发和设计的基本理念，能够设计和实现常见的外设驱动程序，能够进行操作系统的配置和移植，能够自行对实验板进行一定程度的扩展；设计实验能够帮助学生提高嵌入式系统的设计开发能力，使学生能根据需要设计出实现一定功能的扩展模块，从而使实验板扩展成实现具体功能的工业产品。基础实验包括ADS集成环境实验、键盘实验（GPIO输入）、LED实验（GPIO输出）、定时器实验、外部中断实验、UART串口通信实验、I2C接口实验、液晶显示实验；扩展实验包括建立交叉编译环境实验、操作系统编译实验、操作系统移植实验、以太网通信实验、TFTP实验、WEB访问实验；设计实验包括TCP/IP协议栈实验、Web服务器实验。学生通过完成基础实验、扩展实验和设计实验来达到教学大纲的要求，并可以在此基础上进行更深入的创新性开发实验，可以满足一般高校嵌入式技术实验课程教学的需要。 论文介绍了嵌入式交叉编译环境的建立以及实验开发板设计完成后进行的调试。实验开发板移植的嵌入式操作系统为uClinux，采用的Bootloader为U-boot。论文还简单介绍了实验系统的扩展方案和二次开发方案，并对嵌入式新技术的发展做了粗浅的探讨。 论文所做的工作以科学发展观为指导，是对普通高校ARM嵌入式技术实验课程设计的一次有益探索。
上传时间： 2013-04-24
上传用户：jjq719719
基于手姿态的人机交互是以实现自然的人机交互为研究目标，可提高计算机的可操作性，同时使计算机能够完成更加复杂的任务。而基于ARM的嵌入式系统具有功耗低、体积小、集成度高等特点，嵌入式与具体应用有机地结合在一起，具有较长的生命周期，能够根据特定的需求对软硬件进行合理剪裁。结合嵌入式技术的手姿态跟踪设备能够实时的检测出人机交互系统中人手的位置与角度等数据，并将这些数据及时反馈给计算机虚拟系统来进行人机交互，提高跟踪设备的可靠性和空间跟踪精度。 通过对嵌入式开发过程以及对控制系统构成的分析，确定了手姿态信号输入方案及系统的软硬件总体设计方案。通过对目前流行的众多嵌入式处理器的研究、分析、比较选择了S3C2440处理器作为系统开发硬件核心，详细介绍了S3C2440的相关模块的设计，包括存储单元模块、通信接口模块、JATG接口电路。同时设计了系统的外围电路像系统时钟电路、电源电路、系统复位电路。 选择更适合于ARM开发的Linux系统作为软件开发平台。实现了Linux系统向开发板的移植、Bootloader的启动与编译、设备驱动程序的开发；根据手姿态信号输入方案系统采用分模块、分层次的方法设计了系统的应用程序——串口通信程序及手姿态识别子程序。通过分析常用的手姿态识别算法，系统采用基于神经网络的动态时间规整与模板匹配相结合的动态手姿态识别算法。并依据相应的软硬件测试方法对系统进行了分模块调试及系统的集成。
上传时间： 2013-07-11
上传用户：songyuncen
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
在航空航天，遥感测量，安全防卫以及家用影视娱乐等领域，要求能及时保存高清晰度的视频信号供后期分析、处理、研究和欣赏。因此，研究一套处理速度快，性能可靠，使用方便，符合行业相关规范的高清视频编解码系统是十分必要的。 本文首先介绍了高清视频的发展历史。并就当前相关领域的发展阐述了高清视频编解码系统的设计思路，提出了可行的系统设计方案。基于H.264的高清视频编码系统对处理器的要求非常高，一般的DSP和通用处理器难以达到性能要求。本系统选择富士通公司最新的专用视频编解码芯片MB86H51，实时编解码分辨率达到1080p的高清视频。芯片具有压缩率高，功耗低，体积小等优点。系统的控制设备由三块FPGA芯片和ARM控制器共同完成。FPGA芯片分别负责视频输入输出，码流输入输出和主编解码芯片的控制。ARM作为上层人机交互的控制器，向系统使用者提供操作界面，并与主控FPGA相连。方案实现了高清视频的输入，实时编码和码流存储输出等功能于一体，能够编码1080p的高清视频并存储在硬盘中。系统开发的工作难点在于FPGA的程序设计与调试工作。其次，详细介绍了FPGA在系统中的功能实现，使用的方法和程序设计。使用VHDL语言编程实现I2C总线接口和接口控制功能，利用stratix系列FPGA内置的M4K快速存储单元实现128K的命令存储ROM，并对设计元件模块化，方便今后的功能扩展。编程实现了PIO模式的硬盘读写和SDRAM接口控制功能，实现高速的数据存储功能。利用时序状态机编程实现主芯片编解码控制功能，完成编解码命令的发送和状态读取，并对设计思路，调试结果和FPGA资源使用情况进行分析。着重介绍设计中用到的最新芯片及其工作方式，分析设计过程中使用的最新技术和方法。有很强的实用价值。最后，论文对系统就不同的使用情况提出了可供改进的方案，并对与高清视频相关的关键技术作了分析和展望。
上传时间： 2013-07-26
上传用户：shanml
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
设计了基于MCS-51单片机的大容量（超64KB）数据存储器的扩展方案，采用具有19根地址线的大容量Flash芯片F29C51004作为扩展存储体。将数据线和地址线合并使用，对F29C51004进行分页访问，解决了单片机存储单元及端口不足的问题，释放了I／O口。文中以扩展8MB的数据存储器为例，给出了...
上传时间： 2013-11-19
上传用户：mengmeng444425
单片机作为一种微型计算机，其内部具有一定的存储单元（8031除外），但由于其内部存储单元及端口有限，很多情况下难以满足实际需求。为此介绍一种新的扩展方法，将数据线与地址线合并使用，通过软件控制的方法实现数据线与地址线功能的分时转换，数据线不仅用于传送数据信号，还可作为地址线、控制线，用于传送地址信号和控制信号，从而实现单片机与存储器件的有效连接。以单片机片外256KB数据存储空间的扩展为例，通过该扩展方法，仅用10个I/O端口便可实现，与传统的扩展方法相比，可节约8个I/O端口。 Abstract: As a micro-computer,the SCM internal memory has a certain units(except8031),but because of its internal storage units and the ports are limited,in many cases it can not meet the actual demand.So we introduced a new extension method,the data line and address lines combined through software-controlled approach to realize the time-conversion functions of data lines and address lines,so the data lines not only transmited data signals,but also served as address lines and control lines to transmit address signals and control signals,in order to achieve an effective connection of microcontroller and memory chips.Take microcontroller chip with256KB of data storage space expansion as example,through this extension method,with only10I/O ports it was achieved,compared with the traditional extension methods,this method saves8I/O ports.
上传时间： 2014-12-26
上传用户：adada
µPSD3251标准的8032内核－3个16位定时器/计数器－2个外部中断双FLASH结构－64K字节MainFLASH－16K字节SecondFLASH－2K字节的SRAM－可编程逻辑-DPLD，CPLD－提供I2C，UART接口，PWM，ADC－提供更多的I/O口－高达50根I/O口线内置WDT在系统编程（ISP）在应用中再编程（IAP）·PSD结构提高了8051的性能·-可编程系统外围芯片·-双FLASH实现在应用中再编程（IAP）·-允许8051程序代码和数据在存储器间的切换，满足用户的需要·-JTAG编程特别适用于实验开发和生产阶段的需要·高达288K字节的存储单元，为什么要这么大的存储单元·-使用C语言编程需要用较大的存储空间·-菜单、图形、显示类的用户接口要用到大量的存储空间·-多种语言、字体以及数据表需要大空间存储器·-要想数据转换速度快同样需要大量的存储单元·-数据记录·-低成本·-与其他的以8051或某种8位MCU为内核带有大容量的SRAM和Flash的设备相比，uPSD为用节省了成本
上传时间： 2013-10-09
上传用户：rocwangdp
单片机体积小，重量轻，具有很强的灵活性，而且价格不高，越来越得到广泛的应用。而C语言是一种编译型设计语言。它兼顾了多种高级语言的特点，并具备汇编语言的功能。用C语言来编写目标系统软件，会大大缩短开发周期，且明显的增加软件的可读性，便于改进和扩充，以研制出规模更大、性能更完备的系统。用C语言进行8051单片机程序设计是单片机开发与应用的必然趋势。单片机的程序设计应该以C语言为主，以汇编语言为辅。而且采用C语言也不必对单片机和硬件接口的结构有很深入的了解，编译器可以自动完成变量的存储单元的分配，编程者就可以专注于应用软件部分的设计，大大加快软件的开发速度。采用C语言可以很容易地进行单片机的程序移植工作，有利于产品中单片机的重新选型。为此，特开设了单片机的C语言应用程序设计这门选修课。
上传时间： 2013-10-19
上传用户：851197153
