虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

太阳能充放电控制器

  • 基于FPGA的IDE固态硬盘控制器的设计与实现.rar

    固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质,不需要浪费大量的寻道时间,因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构,因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展,固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景,通过可编程逻辑器件FPGA,基于ATA协议并使用硬件编程语言verilog,设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作,从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一:论文从固态硬盘的基本结构出发,分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求,并概括了IDE控制器设计的要点和难点;第二:论文设计了IDE控制器的总体功能框架,将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块,并分析了各个子功能模块的基本工作原理和具体功能设计;第三:论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码,同时给出了主要子功能模块的时序仿真图;最后,论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现,并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析,验证了本论文设计的正确性。

    标签: FPGA IDE 固态硬盘

    上传时间: 2013-07-31

    上传用户:liangrb

  • USB20设备控制器IP核的设计与FPGA验证.rar

    随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点,目前已经成为计算机外设接口的主流技术,在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2.0协议规范,设计了一款支持高速和全速传输的USB2.0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作,详细研究并分析了USB2.0规范,根据规范提出了一种USB2.0设备控制器整体构架方案,描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发,对设备控制器模块进行优化设计,增加多个灵活的配置选项,根据不同的应用对硬件进行配置,使其在满足要求的情况下去除冗余电路,以减少占用面积和功耗,从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法,并对所设计的USB2.0设备控制器建立了功能完备的ModelSim仿真验证环境,搭建了FPGA硬件验证平台,设计了具有AHB接口的设备控制器和带有8051的设备控制器,并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2.0设备控制器IP核可配置性高,使用者可以自由配置所需端点的个数以及每个端点类型等,可以集成于多种USB系统中,适于各类USB设备的开发。本课题所取得的成果为USB2.0设备类的研究和开发积累了经验,并为后来实验室某项目测试芯片的USB数据采集提供了参考方案,也为未来USB3.0接口IP核的开发和应用奠定了基础。 @@关键词USB2.0控制器;IP核;FPGA;验证

    标签: FPGA USB 20

    上传时间: 2013-06-30

    上传用户:nanfeicui

  • 基于FPGA的固态硬盘控制器设计.rar

    近年来,大容量数据存储设备主要是机械硬盘,机械硬盘采用机械马达和磁片作为载体,存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体,无机械装置,具有抗震、宽温、无噪、可靠和节能等特点,是目前存储领域所存在问题的解决方案之一。本文针对这一问题,设计基于FPGA的固态硬盘控制器,实现数据的固态存储。 文章首先介绍硬盘技术的发展,分析固态硬盘的技术现状和发展趋势,阐述课题研究意义,并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手,研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构,所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器,利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口,实现SATA1.0协议,根据协议划分四层模型,通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列,将NAND FLASH接口转换成通用的SRAM接口,提高访问效率。控制器完成NAND FLASH存储管理和纠错算法,实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试,介绍了测试方法、测试工具和测试流程,给出测试数据和结果分析,得出了验证结论。 本文设计的固态硬盘控制器,具有结构简单和稳定性高的特点,易于升级和二次开发,是实现固态硬盘和固态存储系统的关键技术。

    标签: FPGA 固态硬盘 制器设计

    上传时间: 2013-05-28

    上传用户:sssnaxie

  • DDR2控制器IP的设计与FPGA实现.rar

    DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外,大量的嵌入式系统也纷纷采用DDR2内存,越来越多的SoC系统芯片中会集成有DDR2接口模块。因此,设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上,设计出DDR2控制器的整体架构,采用自项向下的设计方法和模块化的思想,将DDR2控制器划分为若干模块,并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题,对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上,设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台,针对设计的具体功能进行仿真验证,并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是: 1.支持数字PHY电路,不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口,节约了设计成本,缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来,简化了具体操作。 3.支持多个DDR2存储芯片,使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术,充分发挥DDR2内存的特性。 5.自动DDR2刷新控制,方便用户对DDR2内存的控制。

    标签: DDR2 FPGA 控制器

    上传时间: 2013-06-10

    上传用户:ynzfm

  • 基于FPGA的PID智能控制器的研究.rar

    工业生产过程往往具有非线性、不确定性,难以建立精确的数学模型。应用常规的PID控制器难以达到理想的控制效果。作为的重要分支,人工神经网络具有良好的非线性映射能力和高度的并行信息处理能力,已成为非线性系统建模、辨识和控制中常用的理论和方法。其中,神经元具有很强的信息综合、学习记忆、自学习和自适应能力,可以处理那些难以用模型和规则描述的过程,将神经元与PID结合,应用到实际的控制中,可以在线调整PID的参数,使系统具有较强的抗干扰能力、自适应能力和较好的鲁棒性。 目前,人工神经网络的研究主要是神经网络的理论研究、神经网络的应用研究和神经网络的实现技术研究,这三方面是相互依赖和相互促进的关系。本文主要侧重的是神经网络的实现技术研究方面,创新性地利用FPGA嵌入式系统开发技术实现单神经元PID智能控制器的研究与设计,并将其封装成为一个专用的IP核供其他的控制系统使用。 首先,对单神经元PID智能控制器的设计原理和设计算法进行了深入的研究与分析;其次,利用MATLAB设计单神经元PID智能控制器,针对特定的被控对象,对其进行仿真实验,获得比较理想的系统输出;然后,研究基于FPGA的单神经元智能控制算法的实现,对控制器进行VHDL语言分层设计,使用Altera公司的软件QuartusⅡ6.1进行仿真实验。两个仿真实验结果表明,基于FPGA的单神经元智能控制器比MATLAB设计的单神经元PID智能控制器性能优良。 本文的设计模块主要包括权值修改模块、误差计算模块、权值产生模块和输出模块。在各个模块的设计中进行了优化处理,使本文的设计不仅利用的硬件资源少,而且也有很快的运行速度,同时也改善了传统控制器的控制性能。

    标签: FPGA PID 智能控制器

    上传时间: 2013-04-24

    上传用户:13517191407

  • 基于FPGA的液晶控制器的设计与实现.rar

    随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长,人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下,显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性,可以根据不同的液晶类型、尺寸、使用场合,特别是不同的工业产品,做一些特殊的设计,以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器,主要解决以下内容:采用Cyclone芯片设计的液晶控制器;采用硬件描述语言进行的液晶显示控制器设计,重点介绍了如何通过特殊设计控制器与CPU协调的工作,驱动系统所需时序信号的产生,STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现,显示数据的缓冲、转化方法,使用FPGA设计的用于本系统的特殊SDRAM控制器,以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理,还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的,具有广泛的通用性。 关键词:液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法

    标签: FPGA 液晶控制器

    上传时间: 2013-04-24

    上传用户:ryanxue

  • 基于FPGA的对象存储控制器原型的硬件设计与实现.rar

    本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下: ⑴研究了对象存储控制器的硬件设计,使其高效完成对象级接口的智能化管理和复杂存储协议的解析,对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术,在FPGA(现场可编程门阵列)上实现的对象存储控制器,具有功能配置灵活,调试方便,成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口,包含处理器模块、内存模块、Flash模块等核心组成部分,提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口,还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时,从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题,并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略,并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案,Virtex-4内嵌PowerPC高性能处理器,可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计,包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口;提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制,通过了设计规则检查,生成了网表用作下一步设计工作的交付文件。

    标签: FPGA 对象存储 原型

    上传时间: 2013-04-24

    上传用户:lijinchuan

  • 基于FPGA的永磁同步电机控制器的研究.rar

    随着电力电子技术、微处理器技术、控制理论及永磁材料等技术的快速发展,以永磁同步电机作为控制对象的传动领域得到了越来越广泛的关注,随着FPGA的技术的普及和广泛应用,使得各种先进的控制算法得以实现,于是数字化、智能化的永磁交流控制器成为必然的发展趋势和当前的研究热点。本文的主要工作就是围绕数字化的永磁同步电机控制器研究来展开。首先深入研究了永磁同步电机的数学建模方法及电机控制策略问题。在对永磁同步电机的数学模型进行了推导的基础上,在PSIM仿真软件中建立了永磁同步电机的电机模型,提出了一种永磁同步电机传统控制系统仿真建模的新方法。其次对常用的数字脉宽调制方法进行了数学推导,并对滑模控制理论和矢量控制进行了深入的研究分析,将滑模变结构控制应用于永磁同步电机的调速系统中,改善了传统PI控制器参数整定繁琐、系统鲁棒性差的缺点,仿真结果验证了该系统设计方案的优越性。最后在永磁同步电机建模仿真的基础上,根据永磁同步电机控制器的设计要求及FPGA的特点,提出永磁同步电机控制器的的设计方案。按照FPGA模块化设计思想,将整个系统进行了合理的划分,分别对SVPWM、Park变换、SMC、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证,验证结果表明:永磁同步电机在低速和高速时都能稳定运行,从而证实了本设计方案的可行性。

    标签: FPGA 永磁同步 电机控制器

    上传时间: 2013-04-24

    上传用户:wff

  • 基于FPGA的GPIB控制器的IP核设计.rar

    当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为SOC产业中的重要一环。 GPIB控制器芯片是组建自动测试系统的核心,在测试领域应用广泛。本人通过查阅大量的技术资料,分析了集成电路在国内外发展的最新动态,提出了基于FPGA的自主知识产权的GPIB控制器IP核的设计和实现。 本文首先讨论了基于FPGA的GPIB控制器的背景意义,接着对FPGA开发所具备的基本知识作了简要介绍。文中对GPIB总线进行了简单的描述,根据芯片设计的主要思想,重点在于论述怎样用FPGA来实现IEEE-488.2协议,并详细阐述了GPIB控制器的十种接口功能及其状态机的IP核实现。同时,对数据通路也进行了较为细致的说明。在设计的时候采用基于模块化设计思想,用VerilogHDL语言完成各模块功能描述,通过Synplifv软件的综合,用Modelsim对设计进行了前、后仿真。最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计,并用EDA工具下载到了FPGA上。 为了更好地验证设计思想,借助EDA工具对GPIB控制器的工作状态进行了软件仿真,给出仿真结果,仿真波形验证了GPIB控制器的工作符合预想。最后,本文对基于FPGA的GPIB控制器的IP核设计过程进行了总结,展望了当前GPIB控制器设计的发展趋势,指出了开展进一步研究需要做的工作。

    标签: FPGA GPIB 控制器

    上传时间: 2013-06-12

    上传用户:mqien

  • LPC总线接口UART控制器FPGA实现.rar

    随着微电子技术的快速发展,电子设备逐渐向着小型化、集成化方向发展;人们在要求设备性能不断提升的同时,还要求设备功耗低、体积小、重量轻、可靠性高。同样在我军武器装备的研制过程中,也对各武器装备都提出了新的要求,特别是针对单兵配备的便携设备,对体积、功耗、扩展性的要求更是严格。 在某手持式设备的开发项目中,需要设计一块接口板,要求实现高达8个串行口扩展以及能源管理和数字输入输出接口等功能,该接口板与处理器模块的连接总线采用LPC总线,整个手持设备除了对功能有基本的要求以外,对体积及功耗都提出了极高的要求。针对项目的具体设计要求,经过与传统设计方法的比较,决定采用FPGA来实现LPC接口及UART控制器功能。 论文的主要目标是完成LPC接口的UART控制在FPGA中的实现。对于各模块中的关键的功能部分,文中对其实现都进行了详细的说明。整个设计全部采用硬件描述语言(HDL)实现,并且采用了分模块的设计风格,具有很好的重用性。 为了在硬件平台上验证设计,还实做了FPGA验证平台,并用C语言编写了测试程序。经过验证,该方案完全实现了接口板的功能要求,并且满足体积和功耗上的要求,取得了良好的效果。 论文通过采用FPGA作为电路设计的核心,以一种新的数字电路设计方法实现电路功能;旨在通过这种方式,不断提高设备的性能并拓展设计者思想。

    标签: FPGA UART LPC

    上传时间: 2013-04-24

    上传用户:wlyang