增益可变运放AD603_的原理及应用
上传时间： 2013-12-19
上传用户：macarco
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63°。
上传时间： 2013-11-04
上传用户：xlcky
本小节将回顾运算放大器增益带宽乘积 (GBWP) 即 G×BW 概念。在计算 AC闭环增益以前需要 GBWP 这一参数。首先，我们需要 GBWP（有时也称作GBP），用于计算运算放大器闭环截止频率。另外，我们在计算运算放大器开环响应的主极点频率 f0 时也需要 GBWP。在 f0 以下频率，第 2 部分的 DC 增益误差计算方法有效，因为运算放大器的开环增益为恒定；该增益等于 AOL_DC。但是，超出 f0 频率以后，则必须使用 AC计算方法，我们将在后面小节详细讨论。
上传时间： 2014-07-14
上传用户：yczrl
在第 1 部分中，我们计算了频率域中非反相运算放大器结构的闭环传输函数。特别是，我们通过假设运算放大器具有一阶开环响应，推导出了传输函数。计算增益误差时，振幅响应很重要。
上传时间： 2013-12-20
上传用户：674635689
摘要：用单片机控制放大器增益， 实现放大器增益扩程功能， 以满足不同幅度信号对放大器增益的要求分析了单片机控制放大器增益的原理、设计思路，给出了计算公式和设计电路．
上传时间： 2013-10-23
上传用户：michael20
运算放大器，开环电压增益AVOL的定义与量测方法。
上传时间： 2013-11-18
上传用户：rtsm07
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实现了低电压低功耗。为得到较宽的增益范围，应用了一种新颖的伪幂指函数。利用Cadence中spectre工具仿真，结果表明，在1.2 V的工作电压下，具有76 dB的增益，控制电压范围超过0.8 V，带宽范围从34 MHz到183.6 MHz，功耗为0.82 mW。
上传时间： 2013-11-10
上传用户：笨小孩
针对数字预失真系统对反馈链路平坦度的要求，提出一种在不断开模拟链路的前提下，采用单音测量WCDMA<E混模基站射频拉远单元反馈链路的增益平坦度，并采用最小二乘法，分别拟合射频、本振和中频的增益的方法。采用MATLAB工具产生滤波器系数，在基本不增加复杂度的基础上，通过DPD软件离线补偿中频的增益不平坦度。实际应用取得良好的补偿效果。
上传时间： 2013-10-18
上传用户：haohaoxuexi
AW5007_CN_V0.95_EZ-FM内置FM天线的低噪声放_大器
上传时间： 2014-01-14
上传用户：xiaowei314
设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25 μm CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V/μs，达到0.1%的稳定精度的建立时间只需4 ns，共模抑制比153 dB。
上传时间： 2014-12-23
上传用户：jiiszha
