氙灯作为高强度气体放电灯，其较好的显色性，高光效等优点大大超过传统的卤钨灯，越来越受到市场的青睐，与其配套的电子镇流器的研制也成了热点。鉴于氙灯复杂的启动特性，与模拟控制相比，数字控制因其较大的灵活性在此控制方面显示了较大的优势。本文将以数字控制的汽车头灯电子镇流器为研究课题，对其一些关键的问题加以研究和探讨。 论文的绪论部分将首先介绍汽车头灯的发展历史，接着对汽车头灯电子镇流器存在的难点问题做简要的分析，指出目前其所处的现状，并结合汽车头灯未来发展趋势谈谈本次课题的可行性和必要性。 第二章首先给出了目前氙灯电子镇流器的基本电路结构，考虑到第一级直流升压变流电路的重要性，较详细讨论了目前具备升压功能的几个典型电路的特点。鉴于氙灯较高的点火要求，对几种典型的点火电路做了分析比较，最后讨论了控制模式及其具体的控制方式。 第三章对汽车头灯电子镇流器进行了全面的设计。依据汽车头灯电子镇流器的主要技术指标，较详细给出了主电路的设计过程，并还对其做了相应的损耗分析及效率估计。接着介绍了单级电压递升式点火电路设计，模数控制方式的原理，及控制回路中典型控制电路的设计，最后通过实际样机的制作，论证其设计的合理性。 第四章详细分析了高强度气体放电灯的启动特性，并根据金卤灯和氙灯各自启动特点及相应要求，分别提出了适合各自启动要求的控制方法。此外，在大量文献阅读的基础上，比较了当前典型的恒功率控制方案。在这个基础上，提出了基于数模混合控制的新型恒功率控制方案。最后通过实验验证了这些控制方法的可行性及正确性。
上传时间： 2013-07-09
上传用户：kaka
随着锂电池技术的发展和节能环保概念的普及，大容量锂离子电池在大功率场合的应用前景也越来越广阔，比如电动汽车、电动自行车、混合动力汽车、太阳能发电系统等新能源以及航空航天领域。 但是锂离子电池组串联使用时容量不均衡的问题大大限制其广泛应用，加入均衡电路是有效的解决方法。尤其是对于大容量的锂电池组，价格昂贵，更是需要有效可靠的均衡电路与均衡策略。可以说，要实现大容量锂离子电池在大功率场合的广泛应用，电池单体的有效均衡是目前的技术瓶颈之一。因此深入研究锂离子电池组均衡电路的关键问题很有意义。 本文主要研究了以下几个方面的内容： 1．总结和比较了现在均衡电路的研究现状，包括均衡拓扑和控制策略。 2．结合均衡电路的需要，对锂电池的特性做了详细的测试和深入的研究，得出了对均衡有指导意义的结论。 3．介绍了本课题所采用的锂离子电池组均衡电路的工作原理和设计流程，并给出了具体电路和参数设计的结果。 4．基于锂离子电池的特性，提出了新颖的过均衡加滞环控制的方案。最后，给出了实验和仿真结果，验证了方案的可行性。 5．基于本文的研究工作对串联锂离子电池的均衡做了一些总结和展望。
上传时间： 2013-06-11
上传用户：liuchee
太阳能作为一种新型能源以其清洁、储量大、无污染等优点使其利用越来越受到人们的重视,而光伏发电技术的应用更是人们普遍关注的焦点。本文主要研究了光伏并网发电系统的控制方法。由于目前光伏电池的价格高,转换效率比较低,为了降低系统造价和有效的利用太阳能,对光伏并网系统的控制方法的研究显得尤为重要。 本文针对光伏并网发电系统的特点,将其分为三部分进行研究。研究了光伏电池的工作原理及输出特性,在此基础上建立了其仿真模型。利用PSIM仿真软件对不同环境及不同日照强度下的太阳能电池输出特性进行了仿真。仿真与实测数据的对比验证了其仿真模型的正确性,为后续的仿真奠定基础。 光伏板的最大功率点的控制是实现光伏并网高效率的输出的必要条件。采用基于模糊控制的方法求取最大功率点驱动boost升压变换器,用以实现最大功率点跟踪和控制。针对电导增量法和干扰法的不足,研究了基于模糊控制的方法。从仿真及实验的结果均能看出系统的稳态功率损耗大大缩小,提高了其稳态性能。 阐述了并网逆变器的工作原理和控制策略。基于逆变控制方法的研究,对系统进行了仿真与实验。其中控制方法采用电流滞环跟踪控制。从仿真及实验结果中可以看出实现了输出功率因数为1的控制目标。 开发了光伏并网的实验系统,设计了基于DSP的最大功率点控制系统和逆变并网系统。实验结果表明,本文采用的控制策略和设计方法是可行有效的,主电路和控制电路的设计是合理的。
上传时间： 2013-07-28
上传用户：yepeng139
图像是人类智能活动重要的信息来源之一，是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出，人们对图像处理技术的需求与日剧增，同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础，所以图像处理技术对整个图像工程来说就非常重要，对图像处理技术的实现的研究也就具有重要的理论意义与实用价值，包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径；FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上，将其应用于图像增强和图像分割的图像处理问题之中，并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强，在采用FPGA来实现的过程中先对系统进行模块划分，主要分为初始化模块、选择模块、适应度模块、控制模块等，然后利用VHDL语言描述各个功能模块，为了提高设计效率，利用IP核进行存储器设计，利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心，为尽量避免毛刺现象，各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中，图像分割问题转换为求图像的最大熵问题，采用蚁群算法对改进的最大熵确定的适应度函数进行优化，并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果，在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度。 @@关键词：图像处理；遗传算法；蚁群算法；FPGA
上传时间： 2013-06-03
上传用户：小火车啦啦啦
PID算法自从问世以来，一直受到广泛的关注。随着现代控制理论及智能控制技术的发展，PID算法也得到了长足的发展。结合传统的PID控制算法，针对特定的控制领域，出现了一些新的控制算法，模糊PID控制算法就是在此基础上渐渐形成并凸显其控制特色。 同时随着微电子技术的发展，现场可编程逻辑器件FPGA的发展及其EDA技术的日渐成熟，为集成控制芯片开拓了广阔的发展空间。FPGA的发展为基于硬件的算法模块的实现提供了可能性，同时节省了外围的电路，使算法模块的集成度大大提高。 本文针对当前国内外在算法研究方面的热点问题，对模糊PID算法进行了深入的分析和研究。通过对汽轮机调节系统的结构分析，对其进行了数学建模。采用某汽轮机的实际设计运行参数，利用Matlab仿真软件，对该汽轮机的数学模型进行了甩负荷动态特性仿真。仿真结果表明，模糊PID可以更好地解决汽轮发电机组在甩负荷过程中由于机组转子飞升量太大而导致危急保安装置动作，使得汽轮发电机组意外停机的问题，能够保证汽轮发电机组在意外甩负荷时机组正常的机械运转。根据模糊控制理论的特点及EDA技术和FPGA可编程逻辑器件的发展现状，提出了在FPGA上实现模糊PID算法的具体实现方案。在综合分析算法特性的基础上，选择Altera公司生产的CycloneⅡ系列中的EP2C35F672C6作为目标芯片，利用分层模块化设计思想，在Altera公司提供的QuartusⅡ开发环境中，利用原理图设计输入和VHDL设计输入相结合的方式实现了模糊PID控制算法，同时分别对实现的各个功能模块和整个算法模块进行了功能时序仿真。根据仿真结果分析，该设计实现了的模糊PID控制功能。 该控制算法模块的FPGA实现很好的避免了因CPU或者其它问题导致算法程序跑飞、程序死循环、复位不可靠等问题，提高了控制的可靠性。同时加强了模块的通用性，减少了系统硬件开发周期，节省了外围设备的电路，降低了设计开发成本。
上传时间： 2013-07-21
上传用户：thinode
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
在现代电子系统中，数字化已经成为发展的必然趋势，接收机数字化是电子系统数字化中的一项重要内容，对数字化接收机的研究具有重要的意义。随着数字化理论和微电子技术的迅速发展，高速的中频数字化接收机的实现已经成为可能。本文研究了一种基于FPGA的软件无线电数字接收平台的设计，并着重研究了其中数字中频处理单元的设计和实现。FPGA器件具有设计灵活、开发周期短和开发成本低等优点，所以广泛应用于各种通信系统中。相比于传统的DSP串行结构，FPGA能够进行流水线性设计，对数据进行并行处理，所以FPGA在进行数据量大，要求实时处理的系统设计时有很大的优势。 本文首先首先分析了软件无线电当前的发展趋势及技术现状，针对存在的处理速度跟不上的DSP瓶颈问题，提出了中频软件无线电的FPGA实现方案。本文以FPGA实现为重点，在深入分析软件无线电相关理论的基础上，着重研究和完成了中频软件无线电数字接收平台两大模块的FPGA实现：数字下变频相关模块和数字调制解调模块。其中，在深入研究数字下变频实现结构的基础上，首先对数字下变频模块的数控振荡器(NCO)采用了直接频率合成技术(DDS)实现，其频率分辨率高，灵活，易于实现；高效抽取滤波器组由积分梳状滤波器(CIC)，半带滤波器(HB)，FIR滤波器组成。对积分梳状滤波器(CIC)本文采用了Hogenaur“剪除”理论对内部寄存器的位宽进行改进，极大地节约了资源，提高了运行速率。对FIR滤波器和半带滤波器采用了(DA)分布式算法，它的运行速度只与数据的宽度有关，只有加减法运算和二进制除法，既缩减了系统资源又大大节省了运算时间，实现了高效的实时处理。对数字调制解调模块，重点研究和完成了2ASK和2FSK的调制解调的FPGA实现，模块有很好的通用性，能方便地移植到其它的系统中。在文章的最后还对整个系统进行了Matlab仿真，验证了系统设计思想的正确性。在系统各个关键模块的设计过程中，都是先依据一定的设计指标进行verilog编程，然后再在Quartus软件中编译，时序仿真测试，并与Matlab仿真结果进行对比，验证设计的正确性。
上传时间： 2013-05-18
上传用户：450976175
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
数字D类音频放大器，也叫数字脉冲调制放大器，具有效率高，低电压，低失真的特点，在低成本，高性能的消费类产品特别是便携式设备中得到越来越广泛的应用。数字D类放大器包括数字脉冲宽度调制（PWM）和输出级（含低通滤波器）两个部分，数字PWM又包括两个部分，采样处理和脉冲产生。传统的采样处理算法运算复杂，硬件实现成本高，面积大，从而导致功耗也大，不适合当今向低功耗发展的趋势。 本文在传统算法的基础上提出了一种新的算法，该算法不包括乘法或者除法这些计算复杂和非常消耗硬件资源的单元，只含加法和减法运算。在推导出该算法的傅立叶表达式后，在MATLAB的simulink中建立系统模型进行仿真以验证算法的可行性，在输入信号频率为1kHZ，采样频率为48kHZ，电源电压为10V，输出负载为4Ω的条件下，得到的总谐波失真为0．12％，符合D类放大器的性能要求。本文还在基于Xilinx公司的Spartan-3系列FPGA的基础上实现了该算法的电路结构，综合结果表明，实现基于本文算法的数字D类音频系统所需要的硬件资源大大减少，从而减少了功耗。 关键词：D类放大器；脉冲宽度调制；采样算法；数字音频放大器；FPGA
上传时间： 2013-07-19
上传用户：zhuoying119
