目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
工艺流程波峰焊中的成型工作，是生产过程中效率最低的部分之一，相应带来了静电损坏风险并使交货期延长，还增加了出错的机会。双面贴装A面布有大型IC器件，B面以片式元件为主充分利用PCB空间，实现安装面积最小化，效率高单面混装* 如果通孔元件很少，可采用回流焊和手工焊的方式一面贴装、另一面插装* 如果通孔元件很少，可采用回流焊和手工焊的方式
上传时间： 2013-11-10
上传用户：jelenecheung
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。 如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过大环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地通过一个长导线连接在一起会构成偶极天线。
上传时间： 2013-10-19
上传用户：playboys0
探讨了船舶发动机短路故障原因，和诊断方法和处理程序。
上传时间： 2013-11-16
上传用户：1421706030
485电梯楼层控制器外接四个Wiegand读卡器，实现4个门的进入刷卡，该门禁控制器选用目前最先进的集成方案设计而成的新一代门禁控制产品。485电梯楼层控制器使用标准的485工业串口通讯，通讯距离可达1200米，一条总线可以接255台各类485门禁控制器；具有性能稳定、通讯快、容量大、兼容性强、组网方便等特性，其卓越性能在国内外众多大型门禁系统工程和一卡通系统中得到广泛证实。信息由深圳澳普AOPU实业有限公司提供。
上传时间： 2013-10-16
上传用户：小小小熊
485单门门禁控制器，使用标准的485工业串口通讯，通讯距离可达1200米，一条总线可以接255台各类485门禁控制器；外接四个Wiegand读卡器，实现2个门进出刷卡，该门禁控制器选用目前最先进的集成方案设计而成的新一代门禁控制产品。具有性能稳定、通讯快、容量大、兼容性强、组网方便等特性，其卓越性能在国内外众多大型门禁系统工程和一卡通系统中得到广泛证实。信息由深圳奥普实业有限公司发布。
标签： 门禁控制器
上传时间： 2013-11-18
上传用户：fredguo
变桨距风机和双馈风机即将成为主流，关于plc的闭环控制是其中非常重要的一环。 本文主要介绍的就是。并且在大型设备中也会有先关运用。
上传时间： 2013-10-22
上传用户：jinyao
组态王软件是一种通用的工业监控软件，它融过程控制设计、现场操作以及工厂资源管理于一体，将一个企业内部的各种生产系统和应用以及信息交流汇集在一起，实现最优化管理。它基于Microsoft Windows XP/NT/2000 操作系统，用户可以在企业网络的所有层次的各个位置上都可以及时获得系统的实时信息。采用组态王软件开发工业监控工程，可以极大地增强用户生产控制能力、提高工厂的生产力和效率、提高产品的质量、减少成本及原材料的消耗。它适用于从单一设备的生产运营管理和故障诊断，到网络结构分布式大型集中监控管理系统的开发。
上传时间： 2013-11-11
上传用户：molo
针对大型构件内部微损伤难以及时发现排除，给生活生产造成安全隐患的现状，基于波包提取技术，利用波包的虚拟时间逆传播，设计了一种新的传感器阵列，并在理论上推导了该传感器阵列二维成像的运算公式，最后利用MATLAB编程模拟仿真了用该传感器阵列进行无损检测时的二维成像结果，结果表明其成像结果的综合精度可以达到98.7%，因此用该传感器阵列进行大型构件内部微损伤的探测对于发现安全隐患、排除安全隐患具有重大的指导意义。
上传时间： 2013-11-12
上传用户：libinxny
