随着技术的发展，基于PLC的控制系统呈现综合化、网络化的发展趋势。为了适应当今PLC课程教学的需要，我们应提供具有现场控制对象的控制层、监控管理层、远程监控层三层结构的实验控制系统，并将组态软件技术、先进的数据交互技术、单片机技术、通信技术集成在控制系统中，构建现代大综合设计性实验系统，以培养全面的高素质的综合性人才。 本文提出了一种多功能、大综合的实验平台的方案和技术实现。本课题由市场占有率高的西门子PLC及其通信网络模块组成，采用具有很高的性价比的系统集成技术，构成了覆盖面较大的全集成的网络控制系统，可提供PPI网络、PROFIBUS-DP网络和以太网等多种网络形式的实验平台；采用多种工业组态软件如Wincc、组态王和MCGS，构成了丰富的上位监控模式；通过OPC技术实现对PROFIBuS-DP网络的远程监控。在此基础上，结合单片机技术、CPLD技术，设计了可自定义I/O口的多路模拟采集卡，扩展了PLC的信息控制功能；采用网络技术，将PLC技术与变频器、步进电机控制相结合，对标准的PLC对象TM2和机械手设备进行二次开发，构成相关的运动控制系统，模拟生产线的控制，展示PLC的运动控制功能；将PLC技术与无线控制技术相结合，实现PLC的无线遥控功能；完成了三菱Q系列PLC与PROFIBUS-DP网络的联网，实现了不同品牌的PLC网络的互联互通。在此基础上，还开发了多个实验程序，展示其丰富的网络构架和综合的实验模式。 系统调试和实验效果表明，该系统接近当今工业技术实践，可为学生的课程设计、毕业设计以及PLC技术研究提供先进的集多种技术于一体的大综合设 计性实验平台。关键词：PLC；业网络；OPC
上传时间： 2013-05-22
上传用户：归海惜雪
蓄电池组已越来越广泛地应用于交通运输、电力、通信等诸多领域和部门，其寿命直接关系到能源的有效利用以及相应系统的整体寿命、可靠性和成本。本课题从提高电池寿命的角度研究串联蓄电池组的充电问题，基于前人使用磁放大器作后级调整的基础上，提出了一种新颖的基于开关管MOSFET后级调整和高频母线的蓄电池组分布式单体充电方法。所有二次侧电路通过高频母线的形式共用一个一次侧电路；在兼顾效率、体积和成本的前提下有效的解决了串联蓄电池组的充电不均衡问题。 论文对采用双管正激拓扑的高频母线产生电路的设计给出了说明；同时也介绍了几种后级调整方法及各自优缺点。针对后级调整中的同步问题，提出了几种产生同步锯齿波的解决方案。最后利用同步脉冲产生电路，采用最常见的UC3843芯片，产生稳定可靠的同步锯齿波，实现后级调整开关动作与母线方波电压的同步。并且针对多路后级调整场合下，采取措施减小了母线电压毛刺，同时也改善了电流采样波形。 论文设计了一套单体3500mAh、3．7V锂离子电池组的单体独立充电器，以双管正激电路为原边电路作为主模块，次级是以MOSFET作后级调整电路实现充电功能作为充电电路模块。试验中采用了四个充电电路模块，同时对四个锂离子电池单体分别独立充电。充电电路模块中，通过控制MOFET开关，可实现锂电池的恒流、恒压充电和满充切断，充电电压和充电电流可精确控制在1％以内。该充电电路并能显示电池充电状态，并在单体充电电路间传递充电状态信号，最后反馈给母线电路以控制母线电压输出的开通与关断。特别指出的是该电路的过放电检测功能，是直接利用电池自身电压来检测得出电池自身是否处于过放电状态判定信号，并在充电模块间传递，最后得出蓄电池组过放电判定信号。整机有较低的待机功耗，并均使用了低成本器件，进一步降低了成本。 论文给出了详细的设计过程，最后通过实验将该方案与串联充电方案比较，验证了该充电方案的可靠性与优越性。
上传时间： 2013-04-24
上传用户：木末花开
基于USB和单片机的多路信号采集系统 根据多路信号发生器输入的模拟信号，设计基于单片机和USB接口的多路信号采集系统，以便于与计算机进行交互。
上传时间： 2013-06-07
上传用户：yx007699
本课题为电流型高电压隔离电源，它是基于交流电流母线的分布式系统，能够整定短路电流，适应高电压工作环境的隔离电源。本论文介绍了该课题的应用场合，简要介绍了分布式系统的种类及各自优势，以及已有的电流型副边稳压电路相关的研究成果，并在此基础上提出了本课题的研究目标。 本篇论文主要针对课题方案的三个方面进行论述，分别阐述如下： 一，母线电流产生系统与电流型副边开关电路的匹配问题，包括各部分电路的功能介绍、电流型副边开关电路的小信号等效电路的建模、高电压隔离变压器及磁元件的选择； 二，模块体积小型化有利于高压部件的设计安装和EMS防护。为了省去体积较大的辅助电源部分，本课题采用了副边电路自供电的方式。在低压自供电方式下，利用比较器、TLA31等器件产生多路同步三角波以及开关驱动PWM脉冲。对自供电方式下的三角波振荡器进行比较，并对三角波振荡器电路模块进行了建模以及系统反馈补偿； 三，在本方案中实现了电流源拓扑的同步整流技术，利用PMOS管替代续流二极管，减小了电路的损耗、散热器的使用以及模块的体积。 本篇论文对本课题设计的核心部分进行了比较详细的介绍和分析，具体的参数计算方法也一一列出。最终，论文以研究目标为方向，通过一系列的改进措施，基本实现了课题要求。
上传时间： 2013-06-24
上传用户：wmwai1314
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
自香农先生于1948年开创信息论以来，经过将近60年的发展，信道编码技术已经成为通信领域的一个重要分支，各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码，并已在数字电视、无线通信、磁盘存储等领域得到大量应用。 目前数字电视已经成为最热门的话题之一，用手机看北京奥运，已经成为每一个中国人的梦想。最近两年我国颁布了两部与数字电视有关的通信标准，分别是数字电视地面传输标准(DMB-TH)和移动多媒体(CMMB)即俗称的手机电视标准。数字电视正与每个人走得越来越近，我国预期在2015年全面实现数字电视并停止模拟电视的播出。作为数字电视标准的核心技术之一的前向纠错码技术已经成为众多科研单位的研究热点，相应的编解码芯片更成为重中之重。在DMB-TH标准中用到了LDPC码和BCH码的级联编码方式，在CMMB标准中用到了LDPC码和RS码的级联编码方式，在DVB-S2标准中用到了LDPC码和BCH码的级联编码方式。 本论文以目前最重要的三个与数字电视相关的标准：数字电视地面传输标准(DMB-TH)、手机电视标准(CMMB)以及数字卫星电视广播标准(DVB-S2)为切入点，深入研究它们的编码方式，设计了这三个标准中的LDPC码编码器，并在FPGA上实现了前两个标准的编码芯片，实现了DMB-TH标准中0.4、0.6以及0.8三种码率的复用。在研究CMMB标准中编码器设计时，提出一种改进的LU分解算法，该分解方式适合任意的H矩阵，具有一定的广泛性。测试结果表明，芯片逻辑功能完全正确，速度和资源消耗均达到了标准的要求，具有一定的商用价值。
上传时间： 2013-07-07
上传用户：327000306
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-07-20
上传用户：rishian
