基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
标签： Verilog FPGA HDL 多功能
上传时间： 2013-08-18
上传用户：问题问题
PROTUES中简单图片显示,请多提意见.谢谢!
标签： PROTUES
上传时间： 2013-08-20
上传用户：wawjj
多路18b20测温显示系统,可同时测量n个第三18b20
标签： 18b20 多路 测温 显示系统
上传时间： 2013-08-21
上传用户：zhangchu0807
关于FPGA的设计方面的诸多经验总结，讨论了设计方面应该注意的问题。
标签： FPGA 方面 经验
上传用户：onewq
多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
标签： Verilog vhdl 程序
上传时间： 2013-08-26
上传用户：athjac
MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标\r\n准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解\r\n决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到\r\n民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。\r\n在对M几STD一1553B数据总线协议进行研究后，参考国外一些芯片的功能结\r\n构，结合EDA技术，本论文提出了基于FPGA的1553B总线接口芯片的设计方案。\r\n在介绍了总线
标签： MIL-STD 1553B 集中控制 时分
上传用户：manlian
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
标签： CPLD 多处理器 控制网络 节点设计
上传时间： 2013-08-31
上传用户：shanxiliuxu
基于CPLD的多功能信号发生器设计.PDF
标签： CPLD 多功能 信号发生器
上传时间： 2013-09-02
上传用户：lnnn30
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
标签： VHDL 寄存器 数控振荡器 加法器
上传时间： 2013-09-04
上传用户：a471778
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
标签： FPGA 大型 多时钟 策略
上传用户：妄想演绎师
