虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

多播

  • 基于FPGA的多功能LCD显示控制器设计

    通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析,利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计.所设计的LCD显示控制器具有很好的可移植性,只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示,并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证.

    标签: FPGA LCD 多功能 显示控制器

    上传时间: 2014-06-23

    上传用户:hasan2015

  • 基于FPGA的多路视频合成系统的设计

      摘 要:研究一种基于FPGA的多路视频合成系统。系统接收16路ITU656格式的视频数据,按照画面分割的要求对视频数据流进行有效抽取和帧合成处理,经过视频编码芯片转换成模拟信号输出到显示器,以全屏或多窗口模式显示多路视频画面。系统利用FPGA的高速并行处理能力的优势,应用灵活的的多路视频信号的合成技术和数字图像处理算法,实现实时处理多路视频数据。

    标签: FPGA 多路 视频合成

    上传时间: 2014-12-05

    上传用户:jiangfire

  • 基于FPGA的多功能多路舵机控制器的实现

    伺服舵机作为基本的输出执行机构广泛应用于 遥控航模以及人形机器人的控制中。舵机是一种位 置伺服的驱动器,其控制信号是PWM信号.,利 用占空比的变化改变舵机的位置,也可使用FPGA、 模拟电路、单片机来产生舵机的控制信号旧。应 用模拟电路产生PWM信号,应用的元器件较多, 会增加电路的复杂程度;若用单片机产生PWM信 号,当信号路数较少时单片机能满足要求,但当 PWM信号多于4路时,由于单片机指令是顺序执 行的,会产生较大的延迟,从而使PWM信号波形 不稳,导致舵机发生颤振。

    标签: FPGA 多功能 多路 舵机

    上传时间: 2014-12-28

    上传用户:ainimao

  • 用FPGA设计多功能数字钟

    用FPGA设计多功能数字钟

    标签: FPGA 多功能 数字

    上传时间: 2013-11-16

    上传用户:1234567890qqq

  • 基于DDS的多波形信号发生器设计

    基于DDS的多波形信号发生器设计

    标签: DDS 多波形 信号发生器

    上传时间: 2013-11-08

    上传用户:kqc13037348641

  • 大规模FPGA设计中的多点综合技术

      本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术,本文适合大规模FPGA的设计者和Synplify pro的用户阅读。  

    标签: FPGA 大规模 多点

    上传时间: 2013-11-23

    上传用户:lbbyxmraon

  • 基于Actel FPGA的多串口扩展设计

    基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度,小体积,低功耗,低系统成本,高安全性和可靠性的小容量FPGA—A3P030 进行设计,把若干接口电路的功能集成到A3P030 中,实现了三路以上的串口扩展。该设计灵活性高,可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART,波特率可以灵活设置。

    标签: Actel FPGA 多串口 扩展设计

    上传时间: 2013-10-18

    上传用户:JIEWENYU

  • 采用FPGA的多路高压IGBT驱动触发器研制

    为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。

    标签: FPGA IGBT 多路 驱动

    上传时间: 2013-10-22

    上传用户:zhulei420

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-03

    上传用户:王小奇

  • 基于多核DSP的SDIF雷达信号分选算法实现

    针对实际应用中电子战设备对雷达信号分选的实时性要求,在分析了序列差直方图算法和多核DSP任务并行模式的基础上,设计了基于TMS320C6678的八核DSP雷达信号分选电路,对密集的雷达信号进行分选。实验结果表明:该电路可对常规雷达信号实现快速分选,并且分选效果良好,系统可靠性高。

    标签: SDIF DSP 多核 雷达信号分选

    上传时间: 2013-10-16

    上传用户:拢共湖塘