随着二十一世纪的到来，人类进入了后PC时代。在这一阶段，嵌入式技术得到了飞速发展和广泛应用。目前，嵌入式技术及其产品已广泛应用于智能家用电器、智能建筑、仪器仪表、通讯产品、工业控制、掌上型电脑、各种智能IC卡的应用等等。将嵌入式系统应用于多媒体移动终端，充分发挥了嵌入式系统的低功耗、集成度高、可扩充能力强等特点，可以达到集移动、语音、图像等各种功能于一身的效果。基于以上背景，本文提出了一种基于嵌入式Linux的多媒体播放器设计方案。 本文首先详细分析了ARM体系结构，研究了嵌入式Linux操作系统在ARM9微处理器的移植技术，包括交叉编译环境的建立、引导装载程序应用、移植嵌入式Linux内核及建立根文件系统，并且实现了嵌入式Linux到EP9315开发板的移植。 由于嵌入式系统本身硬件条件的限制，常用在PC机的图形用户界面GUI系统不适合在其上运行。为此，本文选择了Qt/Embedded作为研究对象，在对其体系结构等方面进行研究基础上，实现了Qt/Embedded到EP9315开发板的移植，完成了嵌入式图形用户界面开发，使得系统拥有良好的操作界面。 针对现今MP3文件格式广泛流行的特点，本文设计了MP3播放器。在深入研究了MP3文件编码原理的基础上，详细论述了播放器的设计过程，没有使用硬件解码方案，采用了软件解码，降低了系统开发成本：在视频播放方面，本文实现了Linux系统下的通用媒体播放器——Mplayer到EP9315开发板的移植。通过对音频数据输出的研究，解决了Mplayer播放声音不正常的问题，实现了一个集音乐和视频播放于一体的嵌入式多媒体播放系统。 最后，总结了论文所做的工作，指出了嵌入式多媒体播放器所需要进一步解决和完善的问题。
上传时间： 2013-04-24
上传用户：梧桐
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
随着数字图像处理技术的发展，图像处理系统在日常生活、工业、军事和医疗方面等许多领域得到了广泛的应用。 本论文围绕视频图像处理器的设计以及图像增强算法的研究，开展了以下方面的研究： 1.对基于拉普拉斯算子的灰度图像增强算法、基于饱和度分量反馈的自适应亮度增强算法及其改进算法进行了仿真，并分别对增强前后的灰度图像和彩色图像进行了比较。 2.提出了一个视频图像处理器的硬件实现方案。该方案以FPGA为核心，具有较强的图像实时处理能力，具有1路视频输入端口和1路视频输出端口，以及PCI接口和2个UART串行接口。 3.完成了视频图像处理器的原理图设计、印制板图设计。在印制板图设计中，应用信号完整新分析的理论，对高速电路的布局和布线进行了优化设计，保证了硬件电路的性能。
上传时间： 2013-06-13
上传用户：lanjisu111
随着数字电子技术的发展，数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级，在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时基于FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上，提出了一种频率抽取基4 FFT的FPGA设计方案，针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法，减少了旋转因子的乘法次数和存储空间，加快了蝶形运算的速度，设计的地址映射方法，无需运算即可得到所需数据的存放地址，并结合采用乒乓结构和流水线方式，来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计，经过模块时序仿真和数据的验证及测试，达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述，并对用FPGA实现FFT做了展望。
上传时间： 2013-04-24
上传用户：康郎
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。
上传时间： 2013-07-19
上传用户：dct灬fdc
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-05-31
上传用户：Minly
21世纪高等院校规划教材 第1章绪论 第2章TMS320C54x数字信号处理器硬件结构 第3 章TMS320C54x 的数据寻址方式 第4章TMS320C54x汇编指令系统 第5章TMS320C54x软件开发 第6章CCS集成开发环境 第7章汇编语言程序设计 第8章TMS320C54x片内外设及应用实例
标签： DSP
上传时间： 2013-08-05
上传用户：wangdean1101
随着数字电子技术的发展，数字信号处理技术广泛应用于通讯、语音处理、计算机和多媒体等领域。快速傅里叶变换FFT作为数字信号处理的核心技术之一，使离散傅里叶变换的运算时间缩短了几个数量级。 现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。随着它的不断应用，使电子设计的规模和集成度不断提高，同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文主要研究如何利用FPGA实现FFT处理器，包括算法选取、算法验证、系统结构设计、各个模块设计、FPGA实现和测试整个流程。设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000为硬件平台，进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度，运算速度可以满足一般实时信号处理的要求。
上传时间： 2013-04-24
上传用户：lwwhust
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究，包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz，等效门面积不超过1万门，完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况，本文应用串口传递测试数据入FPGA开发板，测试模块读入测试数据，发送入PC机的主机端。通过NI-VISA充当软件端，检验测试数据的正确。
上传时间： 2013-07-24
上传用户：1079836864
网络带宽依然在不断增长（尤其是在本地网），最后一公里的高速接入日益普及;另一方面的情况是大容量的磁盘、FLASH移动存储盘和激光盘的容量不断增大，使得传送和储存数据的成本不断地下降。不仅使人发问：我们孜孜不倦的搞视频压缩高级算法还有多少意义？我们可以看到，算法的复杂性日益增加，但性能的提高却接近边缘。 是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。无线频谱这种稀缺资源的有限性决定了我们必须继续对视频压缩技术进行研究。即使伴随UMTS/IMT2000的到来，移动终端可以获得的数据速率也限制在144Kbit/s，在微蜂窝的时候最高能达到的速率上限也在2Mbit/s。144Kbit/s的速率对于较高质量的视频传输来讲，仍然是有限的。因此，可以预见，移动终端的空中接口这个瓶颈使得我们必须继续进行视频压缩。 另一方面，移动终端领域开发视频压缩算法，在其低功耗和实时性要求下，也是异常困难的。为了减少计算的复杂性和运动估计的功耗，业界提出了许多快速算法，例如2-D的对数搜索，三步搜索，联合搜索。尽管这些方法减少了功耗，其结果是视频压缩性能的降低，因为这些算法的本质是减少了运动搜索的空间。为了实现运动搜索的低功耗，在电路领域又提出了搜索窗口和时钟管理的措施。但这些方法都是在牺牲视频压缩比性能的基础进行的折中，并没有强调算法映射结构上做出处理。 本论文提出了一种新的解决MPEG-4运动估计运算的低功耗实时处理器架构。其基础是采用了心肌阵列并行处理技术和低功耗控制电路。运动估计的繁复运算通过心肌阵列分布式运算得到有效处理。从理论上看，心肌阵列有其简单易理解性，然后，由于FPGA的互联网络有限性，设计这样一个阵列仍有许多值得注意的问题。论文提出使用保守近似处理在全局运动估计中减少功耗，其本质是消除不必要的冗余运算。宏块的最小误差匹配是一个典型的串行操作过程。论文新提出的方法是在进行绝对匹配前使用保守计算，如果保守误差值与最小误差差别过大，则不进行绝对误差计算。 总的说来，论文实现了两个目标：通过心肌阵列实现了实时的运动估计编码，通过在算法层次引入控制电路，降低运动估计电路的功耗。
上传时间： 2013-06-23
上传用户：lacsx
