多<b>路抢答器</b>

用verilog编写的抢答器程序。由硬件思维编写

用verilog编写的抢答器程序。由硬件思维编写，由一个多路开关和一个触发器构成，比起c，简单并且稳定。

标签： verilog 编写抢答器程序

上传时间： 2014-11-12

上传用户：frank1234
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

标签： BCD 软件使用程序 8位

上传时间： 2014-01-05

上传用户：xzt
一个比较简单的2选1多路选择器

一个比较简单的2选1多路选择器，初学者可以借以熟悉软件

标签： 比较多路选择器

上传时间： 2014-01-03

上传用户：集美慧
基于MCS-51单片机调频调相信号发生器功能:A路能产生2~200HZ/分钟频率可调 @ B路能产生同A路相位滞后0~180读可调 @ 可以键盘设定频率和相位 @ 可

基于MCS-51单片机调频调相信号发生器功能:A路能产生2~200HZ/分钟频率可调 @ B路能产生同A路相位滞后0~180读可调 @ 可以键盘设定频率和相位 @ 可以显示频率和相位

标签： MCS 200 180 51

上传时间： 2017-05-14

上传用户：jeffery
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

标签： FPGA Mars VHDL EP

上传时间： 2017-05-25

上传用户：shizhanincc
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

标签： Verilog EP1C6F FPGA Mars

上传时间： 2014-11-10

上传用户：15736969615
包含了msp430单片机上的ADC、定时器A、定时器B、基础时钟、看门狗的初始化及中断程序。基本示例程序

包含了msp430单片机上的ADC、定时器A、定时器B、基础时钟、看门狗的初始化及中断程序。基本示例程序

标签： msp 430 ADC 定时器

上传时间： 2017-05-28

上传用户：qweqweqwe
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,

//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式有定时中断:定时器B溢出中断

标签： 9488 TBPWM DAMI 定时器

上传时间： 2017-06-01

上传用户：ryb
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

标签： vhdl 硬件描述语言乘法器多路

上传时间： 2013-12-31

上传用户：songyue1991
多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

标签： verilog MUX hdl 多路

上传时间： 2017-09-05

上传用户：klin3139