减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d
上传时间： 2015-03-28
上传用户：zycidjl
arm芯 ucos 下的开发框架，有源码，值得参考 下载
上传时间： 2015-04-08
上传用户：R50974
同步复位与异步复位问题，应用于EDA设置，适合初学者
上传时间： 2013-12-18
上传用户：zhuoying119
倒计时 此数字电子钟是从十分开始倒计时,无法复位.
上传时间： 2013-12-13
上传用户：sunjet
avr-atmega复位检测与看门狗范例
标签： avr-atmega 复位 检测 看门狗
上传时间： 2015-05-20
上传用户：cxl274287265
AD芯片CS5529的驱动程序,包括SPI读写函数,初始化函数,校准函数,转换函数,复位函数等等.
上传时间： 2013-12-23
上传用户：cuiyashuo
单片机复位电路的可靠性设计。讲了很多使用的单片机复位电路
上传时间： 2015-05-28
上传用户：talenthn
1.1概述 1.2 MCS-51单片机结构和原理 1.3 并行输入/输出口电路结构 1.4 时钟电路与复位电路
上传时间： 2014-01-03
上传用户：yzhl1988
单片机的四位显示及时间.单片机上电复位后,等待按键4启动定时器0 再次按键4,定时器0停止计数,进入时分初值设置状态,每按一次1键,时加一,每按一次2键,分加一
上传时间： 2015-06-04
上传用户：
用于逻辑分析仪的组合字触发程序,带四级触发字和一个屏蔽字,当满足触发条件是输出高电平,复位后清零
上传时间： 2015-06-08
上传用户：ouyangtongze
