解释器是用于分析简单的算术运算, 适用于初学者开发自己的智能系统.
上传时间： 2013-12-23
上传用户：zsjinju
基于arm平台的嵌入式声音识别门禁系统。用embedded visual c++ 开发，可以实现预先录入声音，然后根据每次声音的对比，实现门禁。
上传时间： 2017-04-18
上传用户：athjac
人工免疫系统是借鉴自然 免疫系统的原理、机理、特性并将之应用在科学和工程中的智能系统。
上传时间： 2017-04-29
上传用户：731140412
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
这是一个关于富士智能系统公司测试门禁的源程序代码
上传时间： 2014-01-03
上传用户：stvnash
模式识别与智能系统 Pattern Recognition and Intelligent System
标签： Intelligent Recognition Pattern System
上传时间： 2017-09-01
上传用户：dapangxie
基于51单片机的声音采集与模拟系统
上传时间： 2018-04-07
上传用户：hts2018
家 庭 总 线 是 智 能 家 居 实 现 的 重 要 基 础 ． 是 住 宅 内 部 的 神 经 系 统 ． 其 主 要 作 用 是 连 接 家 中的各 种 电子 、 电气 设 备 ． 负责 将 家 庭 内 的 各 种 通 信 设 备 ( 包 括 安 保 、 电话 、 家 电 、 视 听 设 备 等 )连 接 在 一 起 ． 形 成 一 个 完 整 的家 庭 网 络 。 日 本 是 较 早 推 动 智 能 家 居 发 展 的 国 家 之 一 ， 它 较 早 地 提 出 了 家庭 总线 系统 (H O m e B u S S Y S t e m ， 简称H B S ) 的概念 ． 成 立 了 家庭 总线 (H B S )研 究会 ． 并 在 邮政省和 通 产 省 的指 导 下 组 成 了H B S 标 准委 员 会 ， 制定 了 日 本 的H B s 标 准 。 按 照 该 标 准 ， H B S 系统 由一 条 同 轴 电 缆 和 4 对 双 绞 线 构 成 ， 前 者 用 于 传 输 图 像 信 息 ． 后者 用 于 传输语 音 、 数据及 控制信 号 。 各 类家用 设 备 与 电气 设 备 均 按 一 定 方式 与H B S 相 连 ， 这 些 电气设 备 既 可 以在 室 内进 行 控制 ． 也 可 在异地 通 过 电话进行 遥 控 。 为适 应 大型 居住社 区 的需 要 ， 1 9 8 8 年年初 ， 日 本住 宅信息 化推进协会 又 推 出 了 超级 家庭总 线 (S u p e r H0 m e B u s S y s t e m ， 简 称S - H B S ) ， 它适 用 于 更 大 的范 围 ． 因 为一 个S - H B s 系统可 挂接 数千个家庭 内部 网 。 家庭 智能化要 求诸 多家 电和 网络能够彼此 相容 ． 总线协 议是 其精髓 所 在 ， 只 有接 E l 畅通 ， 家 电才能 “ 听懂 ” 人 发 出的指令 ， 因此 总线标准 的物理 层 接 口 形 式 是 智能 家居 亟 待解决 的重 要 问题 之 一 。 目前 比 较成型 的总线标 准 协 议 主 要 是 美 国公 司 提 出 的 ， 包 括E c h e l o n 公 司 I)~L o n W o r k s 协议 、 电子 工 业 协 会 (E I A ) 的C E 总线协 议 (C EB u S ) 、 S m a r t Ho u s e L P 的智 能屋 协 议 和×一 1 0 公 司 的X 一 1 0 协 议等。 这 些 协 议 各 有 优 劣 。
标签： 智能家居
上传时间： 2022-03-11
上传用户：
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
