DDS（Direct Digital Synthesis直接数字频率合成技术）是广泛应用的信号生成方法，其优点是易于程控，输出频率分辨率高，同时芯片的集成度高，适合于嵌入式系统设计。针对现有的压电陶瓷电源输出波形频率、相位等不能程控、电路集成度不高、体积和功耗较大等问题，本文以ARM作为控制电路核心，引入DDS技术产生输出的波形信号，并由集成高压运放将波形信号提高至输出级的电压和功率。 在压电陶瓷电源硬件电路中采用了模块化设计，主要分为ARM控制电路、DDS系统驱动电路和波形调理电路、高压运放电路等几个部分。电源控制电路以三星公司的S3C2440控制器为核心，以触摸屏作为人机输入界面；DDS芯片选用ADI公司的AD9851，设计了DDS系统外围驱动电路，滤波和信号调理电路，并应用了将DDS与锁相环技术相结合的杂散问题解决方案；高压运放电路由两级运放电路组成，采用了电压控制型驱动原理，放大电路的核心是PA92集成高压运放，加入了补偿电路以提高系统的响应带宽，并在电源输出设置了过电流保护和快速放电的放电回路。 电源软件部分采用WINCE嵌入式系统，根据WINCE系统驱动架构设计DDS芯片的流接口程序，编写了流接口函数和配置文件，并将流驱动程序集成入WINCE系统；编写了基于EVC的触摸屏人机界面主程序，由主程序将用户输入参数转换为DDS芯片的控制字，并采用动态加载流驱动方式将控制字送入DDS芯片实现了对其输出的控制。 对电源进行了不同典型波形输出的测试实验。在实验中，测试了DDS信号波形输出的精度和分辨率、电源动态输出精度和对信号波形的跟随性和响应性能。实验表明，压电陶瓷电源输出信号波形精度较高，对波形、频率等参数改变的响应速度快，达到电源输出稳定性要求。
上传时间： 2013-04-24
上传用户：haoxiyizhong
近几年，微波遥感的运用越来越广泛，并根据应用范围的不同，对信号源的要求也各有不同，尤其是信号的波形、工作频率和带宽等参数，更是对探测效果起着关键作用。本文介绍一个任意波形信号发生器系统的
标签： Development Generator Waveform Signal
上传时间： 2013-07-20
上传用户：王者A
随着通信产业的发展，尤其是今年3G牌照的发放，视频业务在移动多媒体方面将会有更加重要的地位，所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H．264作为新一代的高压缩率的视频标准，凭借其较高的压缩率和优秀图像质量，使得H．264只要利用较小的空间就能存储更多的视频数据，在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H．264视频编解码的计算复杂度，在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步，尤其是对支持数字信号处理的功能加强后，在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5．0和S3C2440A嵌入式平台作为H．264解码器的载体，研究的代码版本是t264-src-0．14，主要进行了以下几个方面的工作： 研究了H．264视频压缩标准和它的体系结构，尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5．0和ARM结合的平台特性，根据实际的硬件平台需要，定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5．0下的移植，并进行了相应的代码和算法的优化并完成了基于WINCE5．0操作系统下播放程序的编写。 通过实验数据证明，在基于单核的ARM芯片中，主要靠软件进行QCIF格式的H．264视频解码从而获得良好播放效果的方法是有效的。
上传时间： 2013-07-24
上传用户：myworkpost
信息化社会的到来以及IP技术的兴起，正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中，实时传输高质量的视频面临着巨大的挑战，因此这也成为人们的研究热点。 对于无线移动信道来说，网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因，无线移动通信不仅具有带宽波动的特点，而且信道误码率高，经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性，使得传输的可靠性大为降低。 视频播放具有严格的实时性要求，这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量，视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战，本文在对新一代视频编码国际标准H.264/AVC研究的基础上，主要在提高其编码效率和H.264的无线传输抗误码性能，以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新，提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制，以提高区域图像质量，同时能根据感兴趣区及信道的状况自动调整宏块刷新数量，充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾，笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法，可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行，且在运动复杂度频繁变化时效果更加明显，完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上，基本实现了基于H.264的嵌入式解码，在PXA270基础上进行环境的配置，定制WirtCE操作系统，并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试，最终实现了对无差错H.264码流实时解码。
上传时间： 2013-06-18
上传用户：也一样请求
随着21世纪的到来,计算机技术,信息处理技术,半导体技术和网络技术不断发展,人类社会进入了信息化时代。与此同时,无线视频传感器网络也得到了突飞猛进的发展,成为当今国际上备受关注的热点研究领域。无线视频传感器网络有着很多的优点和十分广泛的应用前景。在军事,工业,城市管理和监控系统等重要领域都有潜在的使用价值。 无线视频传感器网络有着显著的特征,例如：网络节点能源有限；网络带宽有限；对处理速度要求较高等。由此可见,传统的视频编码标准无法应用于无线视频传感器网络。MPEG-4,H.263,H.264等视频编码标准,全是基于运动估计补偿实现的,计算量十分巨大,在能量,存储空间和处理能力均有限的节点难以实现这类高复杂度的编码算法。 本文针对无线视频传感器网络对视频编码算法的具体需求,提出一种基于运动检测的低复杂度视频编码算法。该算法只对当前编码帧中的运动对象进行编码,并且以面向对象的结构输出码流。实验结果表明,与H.264全I帧编码相比,本文提出的算法编码速度提高了约3倍,编码性能提高了约2dB。与H.264基本档次相比,虽然编码性能略有下降,但是编码速度平均提高了8倍左右。因此,本文提出的算法可以在编码效率和编码速度之间获得很好的折衷,在一定程度上可以满足无线视频传感器网络的需求。 本文选用ALDVK_270作为硬件实验平台。在分析算法结构的同时,结合嵌入式系统的特点,从算法,内存,高级语言和汇编语言等几个方面提出优化方案,最终在ARM嵌入式平台下实现了面向无线视频传感器网络的低复杂度视频编码算法。测试结果表明,与优化前相比,优化后的编码速度有了很大的提高,对于CIF格式的监控视频序列能够满足实时处理的要求。
上传时间： 2013-07-26
上传用户：小小小熊
众所周知，任何闭环系统在增益为单位增益l，且内部随频率变化的相移为360°时，该闭环控制系统都会存在不稳定的可能性。因此几乎所有的开关电源都有一个闭环反馈控制系统，从而能获得较好的性能。在负反馈系统中，控制放大器的连接方式有意地引入了180°相移，如果反馈的相位保持在180°以内，那么控制环路将总是稳定的。当然，在现实中这种情况是不会存在的，由于各种各样的开关延时和电抗引入了额外的相移，如果不采用适合的环路补偿，这类相移同样会导致开关电源的不稳定
上传时间： 2013-04-24
上传用户：TF2015
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
遥感图像是深空探测和近地观测所得数据的重要载体，在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大，它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度，从而减小图像的存储容量和传输带宽，它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低，并行性好，适合于硬件实现，能实现对空间数据的实时处理，从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输，必须对它进行加密处理。AES加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准，它不但能抵抗各种攻击，保证加密数据的安全性，而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和AES加密算法进行了研究，完成的主要工作包括： (1)研究了CCSDS图像压缩算法的原理和结构，用C语言实现了算法的编解码器，并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了AES加密算法的原理和结构，用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和AES加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了AES加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和AES加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术，在系统速度和资源面积上取得了较好的平衡，达到了预期的设计目的。
上传时间： 2013-07-15
上传用户：dylutao
智能家庭信息系统是集自动化、计算机、通信技术于一体的“3C”系统，它将各种家电产品结合成一个有机整体，实现了对家电设备进行集中或异地控制和管理，以及能够与外界进行信息交互，以控制终端为突破口作为对家庭信息系统的研究，将有可能在以后的竞争中占据制高点，取得良好的经济和社会效益。 本课题开发的智能家庭信息系统是以实际项目为背景，对基于网络的嵌入式家庭信息系统进行了研究。通过对传统智能家居的特点进行分析，指出了目前市场上的智能家居系统的局限性，提出了基于短距无线网络的现代智能家居系统是将来的发展趋势。 接着对智能家居控制的系统构架以及相关关键技术进行了分析和比较，指出基于IEEE802.15.4的ZigBee技术是目前最适合无线家居控制系统的无线标准，并对该标准进行了深入研究。 论文充分考虑到家庭信息化网络的现状和家庭内部各信息家电的互连、集中控制、远程访问与控制的需求，以及低成本实现的实际需要，及设备互连对传输带宽和使用灵活性等特点的需要，设计了以无线ZigBee技术组成家庭网络体系总体结构，避免了在家庭内部布线的缺陷，且满足了功耗低，成本低，网络容量大等要求。 设计了新型无线通讯模块，该模块主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4标准的射频收发器CC2420来实现ZigBee模块，它可以降低无线通讯的成本和提高无线通讯的可靠性，可以单独使用，也可以嵌入其它设备。 论文采用了免费、公开的linux操作系统，并给出了在Linux上的开发流程。 最后，论文具体分析了无线ZigBee协议、ZigBee组网技术以及它们在将来的广泛应用。深入地研究了HTTP超文本传输协议，设计了远程客户端访问和控制家用电器的界面，并给出了部分软件设计流程图。
上传时间： 2013-04-24
上传用户：agent
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利用率高，抗多径能力强，在多种通信场合中都得到了应用。虽然有着上述优点，但为了准确的恢复信号，信道估计是OFDM系统中必须实现的一环。 本文正是针对OFDM接收机中的信道估计模块的运算部件的实现进行了研究。首先，研究了OFDM信道估计的LS算法，一阶线性插值算法，二次多项式插值算法，建立了适用于宽带通信系统的信道估计模块模型。其次研究了加法器电路和乘法器电路的实现，包括进位行波加法器，曼彻斯特进位链，超前进位加法器和乘法原理，阵列乘法器，wallace树乘法器及BOOTH编码算法，并分析了各种电路的特性及优缺点。接着研究了几种主要的除法器设计算法，包括数字循环算法，基于函数迭代的算法，以及CORDIC算法，结合信道估计的特点选择了函数迭代和CORDIC算法作为具体实现的方法。最后，在前面的设计的基础上在FPGA芯片上实现了前面的设计方案。
上传时间： 2013-06-06
上传用户：yyyyyyyyyy
