虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

基站勘测

  • 一种面向LTE基站的SOC平台软件解决方案

    该文档为一种面向LTE基站的SOC平台软件解决方案总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: lte 基站 soc

    上传时间: 2022-02-08

    上传用户:zhanglei193

  • 基于单片机和基站器件EM4095的手持式低频RFID读卡器

    基于单片机和基站器件EM4095的手持式低频RFID读卡器这是一份非常不错的资料,欢迎下载,希望对您有帮助!

    标签: 单片机 em4095 rfid

    上传时间: 2022-03-07

    上传用户:

  • WCDMA基站射频电路及天线的设计

    随着个人通信和移动通信技术在世界范围内的迅猛发展,人们对移动通信的服务质量要求也越来越高.WCDMA(Wideband Code Division Multiple Access)作为第三代移动通信系统的三大标准之一,因为具有优良的通信质量和较高的频谱利用率而被广泛应用.在WCDMA接收机中,射频前端电路占有重要的地位,其性能优劣直按影响着接收机的接收灵敏度以及后继信号处理部分的性能.因此,进行WCDMA射频电路的研究和设计具有重要的现实意义.天线和低噪声放大器(LNA)是射频(RF)接收机芯片的重要组成部分。本文在广泛查阅国内、外参考文献的基础上,对微带天线的宽频带技术和LNA的设计原理进行了深入地研究.综合多种宽频带技术,本文采用L形探针馈电与双E形槽贴片相结合的方法,提出了一款适合于WCDMA基站的宽频带微带天线结构。利用电磁仿真软件HFSS对该天线的性能进行了研究,研究了天线贴片尺寸对天线性能的影响。在此基础上,优化设计了适用于WCDMA基站的宽频带微带天线,并对其进行了加工、测试和分析,仿真和测试结果均表明,该天线-10dB回波损耗带宽为520MHz,天线在2GHz的增益为7.88dBi,满足WCDMA基站的要求.另外,本文还根据WCDMA基站对LNA性能的要求,利用仿真软件ADS(Advanced Design System)设计了一款高线性的两级平衡低噪声放大器,给出了电路原理图,并制作了版图,结果表明,该低噪声放大器在1.92GH2~1.98GHz频段增益不低于30dB,噪声系数小于1dB,满足WCDMA的要求,具有一定的实用价值。

    标签: wcdma 基站 射频电路 天线

    上传时间: 2022-06-20

    上传用户:

  • FDD+LTE基站收发模块射频性能测试与调试.

    随着现代移动通信系统在全球商用化的快速推进与蓬勃发展,以及通信系统日益增长的高速多媒体数据业务需求,新一代移动通信系统需要更多更先进的技术来实现更高的传输速率和系统容量,目前世界各国已将研究重点转入第四代移动通信系统的研究和开发。第三代合作伙伴计划(3GPP)通用移动通信系统技术的长期演进(LTE)作为第四代移动通信系统的主要研究技术方向,具有高速率、高系统容量、良好兼容性、应用更多先进技术等特点。基站收发机在移动通信系统中特别是LTE基站中起着十分重要的作用,也是基站重要功能组成部分之一。收发机的射频性能直接决定了基站通信质量以及能否正常运行,在正常使用过程中,基站与其他通信设备之间是否互相影响与相互间是否造成干扰也是收发机射频应用部分重点关注的问题之一。本课题将通过完成基站射频收发机项目的研发和应用,包括频分双工(FDD)LTE基站射频系统测试与调试,对射频收发模块关键技术指标与电路进行研究,对收发链路重要参数进行说明,并分析测试原理与意义,介绍测试系统与平台、测试方法和技术要点。在本文研究过程中,主要包括三个方面的工作:1)介绍FDD LTE基站收发模块系统的基本结构,并对其关键技术进行研究,比如收发射频链路,数字预失真等。

    标签: fdd lte 基站

    上传时间: 2022-06-20

    上传用户:fliang

  • 华为WCDMA全网解决方案.rar

    华为WCDMA全网解决方案:本章首先介绍WCDMA系统不同版本之间演进过程,使读者对WCDMA制式有总体的认识;接着从具体的网络建设角度出发,介绍了华为WCDMA全网解决方案。 10.1 WCDMA演进概述 10.1.1 标准进展概述 WCDMA技术从出现以来逐渐演进发展为R99/R4/R5/R6等多个阶段,其中R99协议于2000年3月(3GPP官方说法是1999年12月)冻结功能,经过两年时间的完善,协议已经成熟;R4协议于2001年3月冻结功能,协议已经稳定。R5协议于2002年3月 (部分功能6月)冻结功能。R6协议预计在2004年12月左右冻结功能。 图10-1 3G协议的发展趋势 WCDMA系统相对于GSM网络和GPRS网络来说,一个最重要的变化就是无线网络的改变。WCDMA网络中,使用无线接入系统RAN来取代了GSM中的基站子系统BSS。 R99版本的WCDMA核心网从网络形态上来说,可以看作是GSM的核心网络和GPRS的核心网络的组合。也即R99的核心网络分为电路域和分组域。电路域与GSM的核心网构造基本相同,分组域与GPRS的核心网构造基本相同。 R4版本的核心网络相对于R99版本来说,最大的变化就在于R99核心网电路域中MSC网元的功能在R4版本中由MSC Server和MGW来完成。其中MSC Server处理信令,MGW处理话音。分组域没有什么变化。具体可参见第三章系统结构的相关内容。 R4协议的核心网络具有TDM和IP两种组网方式。采用TDM方式组网时,R4网络的网络规划建设与R99网络有不少相近之处。比如在建设汇接网络、信令网络等方面,很多考虑都是相同的。采用IP方式组网的时候,R4的网络规划建设则与R99有了不小的区别。 R5版本的核心网络相对于R4版本来说,多了一个IMS(IP多媒体子系统)域,增加了相应的设备和接口;电路域和分组域的网络结构则没有什么大变化。同时由于网络功能的增强,部分设备功能也进行了升级。

    标签: WCDMA 华为 方案

    上传时间: 2013-07-24

    上传用户:13517191407

  • 基于ZIGBEE的嵌入式自动抄表系统的研究.rar

    近年来,近距离无线传输技术是发展最快、最引入注目的技术,而ZigBee恰恰是填补了低速率无线通信技术的空缺,与其他标准在应用上相得益彰。它专注于近距离传输,成本低、同时入门槛也低,虽然其出现较晚,但目前已经得到人们越来越多的关注,成为无线技术研究的一个新热点。 本文在详细分析了传统的抄表方式和无线抄表系统的发展状况以及相关的无线数据传输技术的基础上,提出了基于ZigBee技术的无线抄表系统的方案。论文在研究ZigBee组网技术的基础上,设计了基于ZigBee开发平台的无线嵌入式抄表系统,编写了相应的软件,完成了相应的调试和分析,并进行了系统的可靠性、实时性和安全性等问题分析。为了减少系统由于节点路由而造成的功耗损耗过大的问题,本文在组网应用过程中采用Tree+AODVjr的路由算法,从而保持系统能够保持较小功耗的情况下进行数据的多跳路由,同时以ARM S3C2410为核心实现了基站设计,实现小区电表数据的集中采集,并通过GPRS/GSM模块实现基站和抄表中心的数据传输和实时控制,在此基础上,对抄表系统软件也进行了相应的设计。 通过单点对单点、星形网络数据传输实验,取得了相应的实验数据,对于协议的特点、系统可靠性和功耗情况有了整体把握,为今后ZigBee技术的进一步研究和应用打下了坚实基础。 实验结果显示,本文提出的方案切实可行,并且采用ZigBee技术具有节约资源、操作方便、可靠性高而且易于管理等特点,基站和系统利用较为成熟的GPRS/GSM网络技术进行通讯,既满足了实时性要求,又降低了成本。

    标签: ZIGBEE 嵌入式 自动抄表系统

    上传时间: 2013-06-27

    上传用户:kjgkadjg

  • WCDMA系统下行同步原理与FPGA实现.rar

    同步是移动通信领域中的关键技术,是保障通信初始和进行的必要过程,对系统的性能影响重大。纵观移动通信系统的发展史,同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一,已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程,是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路,现场可编程门阵列(FPGA)既解决了全定制电路不能修改的不足,又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势,逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此,研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础,接着详细讨论了WCDMA主同步、辅同步和导频同步的原理,介绍了前两步同步的改进型算法和证明,并和传统相关算法在资源和实现复杂度方面进行了比较,给出了下行同步的浮点仿真结果和分析。之后,深入讨论了下行同步的FPGA (V4-SX-35)实现方案、运算流程和模块间的接口设计。最后,介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案,给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下,完成了FPGA的硬件设计和片上测试,达到了系统的性能指标。 @@关键词:WCDMA;同步;小区搜索;FPGA

    标签: WCDMA FPGA

    上传时间: 2013-04-24

    上传用户:wsm555

  • TDSCDMA频点拉远系统的FPGA设计与实现.rar

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-07-20

    上传用户:rishian

  • WCDMA数字直放站数字上下变频及降低峰均比的研究与FPGA实现.rar

    随着3G网络建设的展开,移动用户数量逐渐增加,用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中,基站成本在网络投资中占有很大比例,并且基站选址是建网的主要难题之一。同基站相比,直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前,直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低,同时设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标,以实现数字中频系统为研究重心,围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状,阐述了数字直放站系统的设计思想及总体实现框图,并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍,涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等,在理论基础上阐述了一些具体模块的高效实现方案,最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中,降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法,然后针对目前常用的几种算法进行了仿真分析,最后在综合考虑降低峰均比效果与实现复杂度的基础上,提出了改进的二次限幅算法。通过仿真验证算法的有效性后,针对其中的噪声整形滤波器提出了“先分解,再合成”的架构实现方式,并指出其中间级窄带滤波器采用内插级联的方式实现,最后整个算法在FPGA上实现。 在软件无线电思想的指导下,本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准,完成了系统的仿真测试和实物测试。最后得出结论:该系统实现了WCDMA数字直放站数字中频的基本功能,并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。

    标签: WCDMA FPGA 数字

    上传时间: 2013-07-07

    上传用户:林鱼2016

  • 基于FPGA控制的高速数据采集系统设计与实现.rar

    数据采集系统是信号与信息处理系统中不可缺少的重要组成部分,同时也是软件无线电系统中的核心模块,在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求,并充分体现在高性能FPGA平台上设计SOC系统的思路,本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁,发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计,并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上,充分利用FPGA中丰富的时序资源,如锁相环PLL、触发器,缓冲器FIFO、计数器等,能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上,采用FPGA片内存储器。可根据系统需要随时进行设置,并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上,采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制,可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上,通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互,从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面,充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI,实时准确的验证了在系统整个传输过程中数据的正确性和时序性,并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析,并对每个模块都给出了精确的仿真结果。同时,文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法,并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。

    标签: FPGA 控制 高速数据

    上传时间: 2013-07-09

    上传用户:sdfsdfs