摘要步进电机广泛应用于数控机床，加工中心等各种自动化控制系统中，随着微电子和计算机技术的发展，步进电机的需求量与日俱增，在国民经济各个领域都有应用。PLC（可编程序控制器）是综合了计算机技术、自动控制技术和通信技术的一门新兴技术，是实现工业生产、科学研究以及其他各个领域自动化的重要手段之一，应用十分广泛，是现代工业控制的三大支柱之一。本设计是用PLC实现三相六拍步进电机驱动过程控制，使步进电机动作的抗干扰能力强、可靠性高，而且系统构成十分灵活，便于在线修改。第一章课题任务分析1.1三相六拍步进电机概况一般电机都是连续旋转，而步进电机却是一步一步转动的，故叫步进电机。步进电机的转子为多极分布，定子上嵌有多相星形连接的控制绕组，由专门电源输入电脉冲信号，每输入一个脉冲信号，该电机就转过一定的角度，因此步进电机是一种把脉冲信号变为角度位移的执行元件。步进电机有多种通电方式，以下介绍三相六拍步进电机通电方式的基本原理（以转子四个齿为例，即齿距角为90"）；
上传时间： 2022-06-22
上传用户：wangshoupeng199
Modbus是由Modicon(现为施耐德电气公司的一个品牌)在1979年发明的，是全球第一个真正用于工业现场的总线协议。ModBus网络是一个工业通信系统，由带智能终端的可编程序控制器和计算机通过公用线路或局部专用线路连接而成。其系统结构既包括硬件、亦包括软件。它可应用于各种数据采集和过程监控。ModBus网络只有一个主机，所有通信都由他发出。网络可支持247个之多的远程从属控制器，但实际所支持的从机数要由所用通信设备决定.
标签： modbus
上传时间： 2022-06-29
上传用户：
《全国大学生电子设计竞赛培训系列教程:基本技能训练与单元电路设计》是全国大学生电子设计竞赛培训系列教程之一——《基本技能训练与单元电路设计 》分册。全书共7章，主要介绍了“全国大学生电子设计竞赛”的基本情况、设计竞赛命题原 则及要求、历届考题的类型、考题所涉及的知识面和知识点、竞赛培训流程及赛前、竞赛期 间的注意事项等内容；并较详细地讲解了电子竞赛制作的基础训练、单片机最小系统和可编 程逻辑器件系统设计制作；最后介绍了单元电路的工作原理、设计与制作。《全国大学生电子设计竞赛培训系列教程：基本技能训练与单元电路设计》内容丰富实用，叙述简洁清晰，工程性强，可作为全国大学生电子设计竞赛的培训教材，也可作为参加各类电子制作、课程设计、毕业设计的教学参考书，以及电子工程技术人员从事高频电路设计与制造的参考书。
标签： 全国大学生电子设计竞赛
上传时间： 2022-07-16
上传用户：
HX711是一款专为高精度电子秤而设计的24位A/D转换器芯片。与同类型其它芯片相比，该芯片集成了包括稳压电源、片内时钟振荡器等其它同类型芯片所需要的外围电路，具有集成度高、响应速度快、抗干扰性强等优点。降低了电子秤的整机成本，提高了整机的性能和可靠性。该芯片与后端MCU 芯片的接口和编程非常简单，所有控制信号由管脚驱动，无需对芯片内部的寄存器编程。输入选择开关可任意选取通道A 或通道B，与其内部的低噪声可编程放大器相连。通道A 的可编程增益为128 或64，对应的满额度差分输入信号幅值分别为±20mV或±40mV。通道B 则为固定的64 增益，用于系统参数检测。芯片内提供的稳压电源可以直接向外部传感器和芯片内的A/D 转换器提供电源，系统板上无需另外的模拟电源。芯片内的时钟振荡器不需要任何外接器件。上电自动复位功能简化了开机的初始化过程。
上传时间： 2022-07-24
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（118）资源包含以下内容：1. 电气电路控制 已利用到产品 供参考 并提出修改意见 硬件:SIEMENS S7-2000 CN 可编程序控制器 软件环境: STEP 7 MicroWIN V4.0 SP3.2. 1553b协议.3. RC500读卡芯片的驱动源码（C51+ASM）.4. 实现SLE4442接触式IC卡读写功能的源代码.5. 该源码为DA芯片TLC5620的完美驱动.6. TLC549串行模数转换芯片的完美驱动.7. 常用的LCD12864驱动.8. 单片机使用IIC总线的完整源码.9. 一篇外文资料.10. 电机控制驱动电路的方案 protel电机控制驱动电路的方案 protel.11. 电机控制驱动电路的方案 protel电 机控制驱动电路的方案 protel.12. DDS芯片AD9852的DEMO板完整原理图（内含原理图为Protel 99格式+DXP格式）便于大家直接学习该芯片的使用方法而不必无数次的重复劳动.13. 真正实现完美应用的以LCD12864为显示终端的四行多级菜单源码（完整版）.14. C8051f330无刷直流电动机代码 版权所有2004 Silicon Laboratories公司.15. PCI2040控制芯片的驱动程序, PCI2040的内存映射访问.16. ssd1298初始化代码.17. 可用于单片机开发应用辅助资料。对GSM模块应用有一定帮助。对大学生毕业设计有辅助作用.18. fatsystem主要介绍FAT文件系统原理.19. 同样是单片机的89s52 好好看看那很容易编写.20. 续MS_51单片机的串并型扩展,有用的,文挡是PPT.21. (3)续MS_51单片机的串并型扩展,有用的,文挡是PPT.22. MS_51单片机的触模屏的知识,有用的,人机接口新方法.23. linux spi interface wireless driver.24. 实现JXRAM9-2410与PC机的串口通讯.25. JXARM9-2410 中断实验主程序外部中断按键引发中断.26. JXARM9-2410 键盘实验主程序.27. 实现功能： 实现JXARM9-2410 PWM方式控制蜂鸣器.28. 完成功能: 在实时时钟实验的基础上添加看门狗功能.29. ---can总线测试程序--- 将UART0与PC串口进行连接.30. 2410(S3C2410X)CF卡驱动实验 /* 1. 程序运行前请插入CF卡到CF卡座 */ /* 2. 请不要带电拔插CF卡 */ /* 3. 写CF卡操作将破坏CF卡中的数据.31. 本书主要介绍嵌入式一本好书.32. ARM AT9260的一段初始代码,主要是用来测试SDRAM.33. 通过单片机按键选择输出信号类型及要求输出量,在LED显示器件上指示信号类型及设定数值.系统工作电源±15V.34. LCD驱动IC: ST7669V 初始化程序.35. LCD驱动 IC:ST7626 的初始化代码.36. LCD 驱动 IC :SSD1851Z 初始化代码.37. LCD驱动IC: ST7637 初始化代码.38. LCD驱动IC: NT7534 初始化代码.39. 这是我移植到GBA游戏机上的uCGUI3.24 可以通过模拟器仿真.40. 嵌入式中.
上传时间： 2013-07-15
上传用户：eeworm
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-05-26
上传用户：teddysha
H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准，在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下，H.264/AVC比H.263和MPEG-4节约了50％的码率。但H.264获得优越性能的代价是计算复杂度的增加，据估计其编码的计算复杂度大约为H.263的3倍，因此很难应用于实时视频处理领域。针对这一现状，业内做了大量的研究工作，力图降低其计算复杂度和提高运行效率。比如在运动估计方面，国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上，分析了H.264帧内编码, 帧间编码及变换，量化技术的原理及特点，提出了一种基于局部边缘方向信息的快速帧内模式判决算法，通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息，累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图，以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度，在并未显著降低编码性能的情况下提升了编码器效率。仿真表明：Foreman 图像序列编码性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究：按顺序对不同类型进行判决，有选择地去比较可能模式，使得在有效减少需判决的模式数量的同时，结合小块模式搜索中途停止准则来确定最优模式。仿真表明：改进算法相对与原来算法能够节省很多的编码时间（平均下降了49.3％），但带来的图像质星的下降（平均下降0.08dB,可以忽略）和码率较少的增加。 同时在整数DCT变换模块中，提出了一种快速蝶形算法，使得对4×4点数据做一次变换，只需通过8×8次加法和2×8次移位运算便可完成，与原来12×8次加法和4×8次移位相比，新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程，并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低，周期短，设计方法灵活等优点，具有广阔的市场应用前景。 仿真表明，通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高，使H.264 Baseline编码器能在PC平台上实现实时编码。
上传时间： 2013-07-18
上传用户：zukfu
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
