在传统的数字传输系统中，纠错编码与调制是各自独立设计并实现的，译码与解调也是如此。80年代初，Ungerboeck根据调制解调与纠错编码的特点，提出了一种新的思想，称作网格编码调制，记为TCM。它是将调制解调与纠错编码当成一个整体来设计。它的中心思想是：采用编码方法将信号空间做最佳分割，使已调信号矢量端点间有最大的距离。这样就可以在相同发射功率、相同有效性的条件下提高信息传输的可靠性，特别适用于频带受限和功率受限信道。它在卫星通信和移动通信中的应用又使它成为研究热点。 本文介绍了TCM编码调制的基本原理，在此基础上提出了一种新的TCM编码的方法；介绍了卷积码Viterbi译码的基本原理和步骤，在此基础上分析了TCM的Viterbi译码的特点；研究了TCM在高斯白噪声条件下的误码性能及其编码增益，并在MATLAB上仿真来进行验证；介绍了数字逻辑设计的基本方法和流程，在此基础上介绍了基于FPGA的TCM系统的各个模块。
上传时间： 2013-07-26
上传用户：13913148949
在绘制USB电源线、信号地和保护地时，应注意以下几点： ①USB插座的1、2、3、4脚应在信号地的包围范围内，而不是在保护地的包围范围 内。 ②USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。 ③电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。 ④电源层要比信号地层内缩20D，D为电源层与信号地层之间的距离。 ⑤如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证 35 mil以上的间距，以免覆铜后降低差分线的阻抗。
上传时间： 2013-04-24
上传用户：LCMayDay
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
layout中电源和地的处理 详细介绍的Layout布线中电源和电源地的分割方法,对于高速布线有很大的
上传时间： 2013-06-24
上传用户：neibuzhuzu
·详细说明：分水岭算法,首先将图像分为小块,根据每块之间的差异实现图像分割
上传时间： 2013-04-24
上传用户：西伯利亚狼
·详细说明：C#环境的车牌认别系统源代码和30张测试图片；本程序对以上的30汽车图片的认别定位分割等准确率达至100％。文件列表: sample ......\App.ico ......\AssemblyInfo.cs ......\bin ......\...\Debug ......\...\Release &
上传时间： 2013-07-11
上传用户：changeboy
·MPEG4网络视频服务器客户端图象监控软件,可以实现4分割显示文件列表: DvsUser .......\AviManager.cpp .......\AviManager.h .......\BlockSock.cpp .......\BlockSock.h .......\ConfigPage1.cpp &nb
上传时间： 2013-07-03
上传用户：nunnzhy
Protel99SE是应用于Windows9X/2000/NT操作系统下的EDA设计软件，采用设计库管理模式，可以进行联网设计，具有很强的数据交换能力和开放性及3D模拟功能，是一个32位的设计软件，可以完成电路原理图设计，印制电路板设计和可编程逻辑器件设计等工作，可以设计32个信号层，16个电源--地层和16个机加工层。 安装步骤：第一大步:安装99SE主程序 运行目录中的 Setup.exe 注册码:Y7ZP-5QQG-ZWSF-K858 第二大步:安装99SE补丁程序 运行“第二大步Protel99SP6b补丁”目录中的 protel99seservicepack6.exe 第三大步:共分5小步。安装：汉化菜单、汉字模块、国标元件、国标模版、CAD转换 运行“第三大步Protel99汉化”目录中的 中的各个目录中的SETUP.BAT即可,详见“第三大步Protel99汉化”目录中的安装说明。 里面包含Protel99se完美破解版、Protel99se介绍、利用Protel99SE设计PCB基础教程、Protel99se教程 解压密码：www.pp51.com
上传时间： 2013-10-20
上传用户：kytqcool
本设计通过采用分割电容阵列对DAC进行优化，在减小了D/A转换开关消耗的能量、提高速度的基础上，实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre 工具进行仿真，仿真结果表明，设计的D/A转换器和比较器等电路满足10-bit A/D 转换的要求，逐次逼近A/D转换器可以正常工作。
上传时间： 2013-11-21
上传用户：chukeey
protel99SE
上传时间： 2013-11-21
上传用户：bruce
