存储器模块生成，采用16位数据总线，5位读写地址总线，异步清零！
上传时间： 2014-01-12
上传用户：a673761058
实现开漏输出的并口，支持3.3V或5V，支持FPGA 的PS 配置功能。8位配置数据 自动移位输出，输入时钟24MHz，产生1MHz配置时钟。8位CPU数据总线接口， 11位地址总线。支持IO 的置位清除功能。
上传时间： 2013-12-14
上传用户：ynsnjs
一博科技PCB设计指导书VER1.0. 66页常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如：WE_N），片选信号（如：SDCS0_N），地址行列选择信 号（如：SDRAS_N），时钟信号（如：CLK），时钟使能信号（如：SDCKE）等。 与CPU对应的存储器是SDRAM，以及速率较高的DDR存储器： SDRAM：是目前主推的PC100和PC133规范所广泛使用的内存类型，它的带宽为64位， 支持3.3V电压的LVTTL，目前产品的最高速度可达5ns。它与CPU使用相同的时钟频 率进行数据交换，它的工作频率是与CPU的外频同步的，不存在延迟或等待时间。 SDRAM与时钟完全同步。 DDR：速率比SDRAM高的内存器，可达到800M，它在时钟触发沿的上、下沿都能进行 数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/s。它的地址 与其它控制界面与SDRAM相同，支持2.5V/1.8V的SSTL2标准. 阻抗控制在50Ω±10 ％. 利用时钟的边缘进行数据传送的，速率是SDRAM的两倍. 其时钟是采用差分方 式。 1.1.2 PCI PCI总线：PCI总线是一种高速的、32/64位的多地址/数据线，用于控制器件、外围 接口、处理器/存储系统之间进行互联。PCI 的信号定义包括两部份(如下图)：必 须的(左半部份)与可选的（右半部份）。其中“# ”代表低电平有效。
标签： pcb设计
上传时间： 2022-02-06
上传用户：得之我幸78
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器（使用when－else语句） 二进制到BCD码转换 多路选择器 （使用case语句） 二进制到格雷码转换 双向总线（注2） 汉明纠错吗译码器 三态总线（注2） 汉明纠错吗编码器 解复用器
上传时间： 2015-04-11
上传用户：tianyi223
vc开发的PCI总线加密卡 PCI开发卡主要由PCI9054、93C56、16M晶振和相应的跳线、控制地址数据线等部分组成。PCI9054是PLX公司的PCI主模式桥芯片，具体芯片的说明请见Data Book；93C56是EERPOM，用于向PCI9054的初始化设置信息；16M晶振向9054提供总线时钟和CPLD7128S提供时钟；跳线用于PCI9054的设置，控制地址数据线将PCI9054的Local Bus信号线引出来，用于实验板用。
上传时间： 2014-08-07
上传用户：hongmo
系统can地址为550,用于can系统测试,应用T0定时器每隔1s向can总线发送一组数据:数据长度为8个字节, 首字节为05H,第二个字节为累加变量,每秒钟数值增加1,
上传时间： 2015-06-25
上传用户：牛津鞋
摘要 总线上的节点是网络上的信息接收和发送站 智能节点能通过编程设置工作方式 地址 波 CAN ID 它主要由单片机和可编程的 通信控制器组成 本文介绍这类节点的硬件设计和软件设计 其中 特率等参数 CAN 软件设计包括 的初始化 发送和接收等应用中的最基本 SJA
上传时间： 2013-12-24
上传用户：kernaling
存储器扩展实验的源码,是6264扩展到总线的MY4接口,查看段地址2000之间数据的传送.
上传时间： 2016-06-30
上传用户：ddddddos
总线编程 AT24C系列E2PROM芯片地址的固定部分为1010，A2、A1、A0引脚接高、低电平后得到确定的3位编码。
上传时间： 2017-06-11
上传用户：kbnswdifs
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
