误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。
上传时间： 2014-12-22
上传用户：tiantian
当你认为你已经掌握了PCB 走线的特征阻抗Z0，紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是，它说：“……因为两根走线之间的耦合可以降低有效阻抗，使用50Ω的设计规则来得到一个大约80Ω的差分阻抗！”这的确让人感到困惑！这篇文章向你展示什么是差分阻抗。除此之外，还讨论了为什么是这样，并且向你展示如何正确地计算它。 单线：图1(a)演示了一个典型的单根走线。其特征阻抗是Z0，其上流经的电流为i。沿线任意一点的电压为V=Z0*i（ 根据欧姆定律）。一般情况，线对：图1(b)演示了一对走线。线1 具有特征阻抗Z11，与上文中Z0 一致，电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时，线2 上的电流开始以比例常数k 耦合到线1 上。类似地，线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压，还是根据欧姆定律，
标签： 差分阻抗
上传时间： 2013-10-20
上传用户：lwwhust
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
共模干扰和差模干扰是电子、 电气产品上重要的干扰之一，它们 可以对周围产品的稳定性产生严重 的影响。在对某些电子、电气产品 进行电磁兼容性设计和测试的过程 中，由于对各种电磁干扰采取的抑 制措施不当而造成产品在进行电磁 兼容检测时部分测试项目超标或通 不过EMC 测试，从而造成了大量人 力、财力的浪费。为了掌握电磁干 扰抑制技术的一些特点，正确理解 一些概念是十分必要的。共模干扰 和差模干扰的概念就是这样一种重 要概念。正确理解和区分共模和差 模干扰对于电子、电气产品在设计 过程中采取相应的抗干扰技术十分 重要，也有利于提高产品的电磁兼 容性。
上传时间： 2014-01-16
上传用户：tdyoung
对低压差稳压器工作与性能的技术综论TI
上传时间： 2013-11-07
上传用户：lvzhr
EMI对策元件之共模差模电感器
上传时间： 2013-10-08
上传用户：Vici
针对输电线路纵联差动保护中常用的常规比率差动保护、复式比率差动保护、故障分量复式比率差动保护的不同特点，采用ATP-EMTP仿真软件模拟的方法，结合这3种判据经高阻发生故障的试验，得出各判据的抗过渡电阻的能力的结论，以便解决差动保护的可靠性和灵敏度问题。
上传时间： 2014-12-24
上传用户：com1com2
差动保护整定范例一： 三圈变压器参数如下表： 变压器容量Se 31500KVA 变压器接线方式 Yn，y，d11 变压器变比Ue 110kV/35kV/10kV 110kV侧TA变比nTA 300/5 35KV侧TA变比nTA 1000/5 10KV侧TA变比nTA 2000/5 TA接线 外部变换方式 一次接线 10kV侧双分支 调压ΔU ±8×1.25% 电流互感器接线系数Kjx 当为Y接线时为1，当为Δ接线时为 区外三相最大短路电流 假设为1000A(此值需根据现场情况计算确定) 计算： 高压侧二次额定电流 中压侧二次额定电流 低压侧二次额定电流
上传时间： 2013-11-01
上传用户：edisonfather
找一块电源仔细看一下，在电源部分中，跨接L-N之间的小方块（单位是μF）电容就是X电容，通常在是电源入口的第一个；同样，在电源部分的跨接L-PE和N-PE之间的蓝色的安规电容（单位pF）就是Y电容，通常是成对出现的。 或者你可以形象的看，X电容具有2个输入端，2个输出端，很象X；Y电容具有一个输入端，一个输出端以及一个公共的大地，很象一个Y 没有什么概念的，一个在差模回路上，一个在共模回路上，X、Y的名称纯粹是一个称呼，就象是X和Y轴一样 X电容主要用于流电源线路中，此时当电容失时不致产生线间放电。X电容器的测试条件是：在交流电压的有效值*1.5的电压下工作100Hour；再加上1KV的高压测试。Y电容器在一旦失效会导致放电危险（尤其是对外壳）时是强制使用的。Y类型电容器的测试条件是：在交流电压的有效值*1.7的电压下工作100Hour，加上2KV高压测试。如果电容器用于不接地的II类产品中，则要增加至4KV。
上传时间： 2013-10-24
上传用户：1583264429
对差动保护进行相关检查、试验如下： 1、检查BCH-2型差动继电器与定值单相符，对差动继电器进行检查、检验合格。 2、检查差动保护二次回路接线正确，二次回路绝缘符合规程要求。 3、35kV开关为DW2-35型，检查油箱内电流互感器为差动保护专用LRD型，变比为75/5，核对变比、极性正确；6kV电流互感器为LAJ-10 300/5，差动接在D级绕组上，核对变比、极性正确。 4、对差动保护按定值单传动，各继电器动作正确。 以上各项目正常，说明一、二次设备无缺陷，二次接线无错误，便恢复主变送电，送电后进行差动保护向量和差压检测正常
上传时间： 2013-10-08
上传用户：小码农lz
