模拟Monty Hall 猜谜游戏，该游戏来源于电视节目“Let’s Make a Deal”， 游戏规则如下：游戏中设有三扇门，其中一扇门后是一辆汽车，另外两扇门后各有一头山羊。游戏参与者首先选择其中一扇门，然后，节目主持人将另外两扇门中藏有山羊的那扇打开（由于有两头山羊，不管游戏参与者如何选择，节目主持人总是可以打开一扇藏有山羊的门），并给游戏参与者一次改选的机会，这样，游戏参与者实际上有三种不同的选择方式： 维持原先的选择不变。 随机决定是维持原先的选择还是选择另一扇门（例如抛硬币作决定）。 直接选择另一扇门。 模拟程序运行时，提示用户输入其所作的决定以及用户希望玩多少次游戏。程序使用随机数产生器来决定汽车在哪扇门后面以及用户最开始选择的是哪扇门。若用户采用上述的第二种选择方式，程序随机选择是维持原决定还是换一扇门。
上传时间： 2014-03-04
上传用户：TF2015
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
1. 内部排序演示 问题描述 设计一个测试程序比较几种排序算法的关键字比较次数和移动次数以取得直观感受。 基本要求 （1）对起（冒）泡排序、直接插入排序、简单选择排序、快速排序、希尔排序、堆排序算法进行比较； （2）待排序的元素的关键字为整数。其中的数据要用伪随机产生程序产生（如10000个），至少用5组不同的输入数据做比较，再使用各种算法对其进行排序，记录其排序时间，再汇总比较； （3）演示程序以人机对话的形式进行。每次测试完毕显示各种比较指标值的列表，用条形图（星号表示）进行表示，以便比较各种排序的优劣。 测试数据 由随机数产生器生成 实现提示 主要工作是设法在已知算法中的适当位置插入对关键字的比较次数和移动次数的计数操作。程序还可以考虑几组数据的典型性，如：正序、逆序和不同程度的乱序。注意采用分块调试的方法。 选作内容 （1）对不同表长进行比较 （2）验证各算法的稳定性
上传时间： 2014-01-03
上传用户：lindor
实验要求：设计一个请求页式存储管理方案，并编写模拟程序实现之。用随机数产生器生成一个指令系列。页面淘汰算法采用FIFO算法。
上传时间： 2016-08-09
上传用户：lifangyuan12
安徽省首届大学生电子设计竞赛，用VHDL编写的程序任意波形产生器
标签： 大学生电子设计竞赛
上传时间： 2014-12-22
上传用户：sardinescn
说明：Modbus等协议中需要CRC校验码，这里是一个dsPIC33F芯片的CRC校验码产生器代码，PIC公司给出的，拿来用就是了。当然您可看看这代码究竟是什么样的一个算法过程。
上传时间： 2017-07-08
上传用户：aa17807091
应付应付应付分好尴尬他的头都不反对法国的广泛地发现发给新股发行信息覆盖性格分析法
标签： crc hdl
上传时间： 2015-11-26
上传用户：默2222
作为模拟与数字电路的接口电路的关键部分，模数转换器（ADC）现代通信、需达、卢纳以及众多消费电子产品中都占据极其重要的地位。随着科技的迅猛发展，对模数转换器的性能，特别是速度上的要求越来越高，ADC的性能好坏甚至已经成为决定设备性能的关键因素。本文以超高速ADC作为设计的目标，采用了Flash型结构作为研究的方向，并且从ADC的速度和失调电压消除技术入手进行了重点研究。本文采用了种新颖的消除失调电压的技术-chopping技术，该技术主要是依靠 组随机数产生器所产生的高速随机数序列来随机快速置换比较器输入端，从而使得失调电压近似平均为零，本文设计了种高速随机数产生器，可以产生速率达到1GHz的随机数序列。由于比较器部分是影响整个ADC速度的关键因素，因此在设计中对于比较器部分逃行了重点优化设计。另外还在数字编码电路中加入了纠错设计。通过电路仿真，所设计的ADC可达到1GHz的采样速率，最大积分非线性和微分非线性分别为0.42LSB和0.49LSB，当输入信号频率为16.6MHz时，无杂波动态范围（SFDR）达到41dB，当加入50mV失调电压时，chopping技术可以将SFDR增加3dB左右。本设计采用了和舰0.18um CMOS混合信号工艺，完成了主要模块版图的设计工作。关键词 Flash型 ADC；失调电压消除技术：chopping技术
上传时间： 2022-06-19
上传用户：d1997wayne
开机通电时，7只LED会随机显示一个点数，玩家按一下开关S1,7只LED会全部变亮，大约几秒后,7只LED灯开始闪烁，直到最后显示出稳定的点数。整个一次“掷骰子”的过程结束。电路主要由脉冲产生器和一个十进制计数器电路组成。脉冲产生器由NE555及外围元件构成多谐振荡器，当按下按键S1时Q1导通，NE555的3脚输出脉冲，则CD4017的5个输出端轮流输出高电平，通过电阻和三极管的不同组合，可驱动7只LED发光，以指示1-6的点数。
上传时间： 2022-07-19
上传用户：
实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值，cycle为PN序列的周期，其值为2^SFlog2。initial_state为移位寄存器的初始状态，generator_polynomial_coefficient为生成PN序列所需的本原多项式，对应于移位寄存器的连接向量。
上传时间： 2016-08-12
上传用户：zukfu
