大量的电力电子装置及非线性负荷在电力系统中广泛的应用，使电能质量(Power Quality)问题日益突出。电能质量问题不仅危害电力系统本身的安全及电网的稳定运行，对系统中用户也造成严重威胁。因此，对电能质量的实时监测具有十分重要的意义。 论文首先介绍了电能质量的概念，分析了国内外电能质量监测的研究现状及开发新型电能质量监测装置的意义，同时对影响电能质量的指标参数的数字测量原理与算法进行了深入的研究。在此基础上，提出了以ARM9(s3c2410)芯片为CPU，以嵌入式Linux为软件核心的电能质量监测装置的总体设计思想。 论文建立了基于arm-1inux的嵌入式开发环境，完成了基本的硬件电路设计和软件设计。硬件设计方面，根据电力系统中数据采集和处理的实际特点，在前置测量采集模块中，采用了ADS7864芯片设计了多通道信号采样保持和快速转换电路；利用锁相环保证了多路信号的硬件同步采样；在通讯方式上，除了采用RS-232通讯方式外，还采用了以太网和USB通讯方式，从而提高了装置应用的灵活性。软件设计方面，依据装置所要实现的功能，剪裁并成功移植了嵌入式linux内核到ARM处理器中；完成了各应用程序的编制，给出了详细的程序流程图；设计了基于Qt/Embedde的人机交互界面(GUI)。 基于arm-linux嵌入式电能质量监测仪不仅数据处理功能强、人机交互性好、系统升级简单、还能进行远程监控。在此基础上可进一步开发，向微型化、高度智能化等方向发展，以满足不同场合的需求，具有较大的使用价值和广阔的应用前景。
上传时间： 2013-05-16
上传用户：frank1234
针对RS-485 接口收发电路的特点，讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。
上传时间： 2013-04-24
上传用户：01010101
TI公司的TMS320LF2407型DSP微控制器内嵌的异步串行口（SCI）支持CPU与其它使用标准格式的异步外设之间的数字通讯，通过RS-232接口可以方便地进行DSP之间或与PC机之间的异步通信。而串行外设接口（SPI）是一个高速同步串行输入/输出（I/O）端口，常用于DSP控制器和外部器件或其它控制器间的通讯。本设计正是通过TMS320LF2407所带有的SCI模块进行两台DSP的数据传输通信。同时还利用了DSP2407的SPI模块和I/O口作了显示以及键盘扩展电路，以便能实时监控数据的收发。此实例电路结构简单易懂，非常适合刚接触DSP的初学者使用，具有很好的参考价值。
上传时间： 2013-07-01
上传用户：huyanju
较高性能的永磁同步电机矢量控制系统需要实时更新电机参数，文章中采用一种在线辨识永磁同步电机参数的方法。这种基于最小二乘法参数辨识方法是在转子同步旋转坐标系下进行的，通过MATLAB/SIMULINK对基于最小二乘法的永磁同步电机参数辨识进行了仿真，仿真结果表明这种电机参数辨识方法能够实时、准确地更新电机控制参数。 关键词：永磁同步电机;参数辨识;最小二乘法
上传时间： 2013-06-06
上传用户：685
RS-485 是一种平衡传送的串行接口标准，比最早的采用非平衡方式传送的RS-232串行接口标准在电气指标上有了大幅度的提高。由于RS-485 总线通讯距离远，抗干扰能力强，结构简单，可靠性高，广泛应
上传时间： 2013-08-04
上传用户：新手无忧
数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。
上传时间： 2013-04-24
上传用户：gcs333
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
在直流电气传动系统中使用的可控直流电源大部分是晶闸管相控整流电源,而晶闸管触发脉冲形成单元是晶闸管相控整流系统的重要组成部分.该设计采用现场可编程门阵列控制实现了晶闸管触发器的数字化,与传统的晶闸管触发控制器相比有脉冲对称度好等许多优点,具有广阔的应用前景.该论文首先系统分析了晶闸管触发器的各种性能指标,并对常见的触发器进行了分类.通过分析不同类型触发器的优缺点,最终确定采用三相同步的绝对触发方式,这种方式在控制器内部资源允许的前提下,在外围电路很少的情况下就能实现高性能控制,简化了系统设计.其次,对开发硬件和软件以及编程语言进行了介绍.另外,详细阐述了采用现场可编程门阵列EPFl0K10器件实现具有相序自适应、缺相保护等功能的晶闸管触发器的软硬件设计.最后,使用自主开发的触发器构成一套三相全控桥整流设备,并给出了实验结果和波形分析.试验结果表明,该论文设计的基于FPGA/CPLD的晶闸管智能触发控制器能够满足一般工业控制要求,达到了预期的目的.
上传时间： 2013-04-24
上传用户：baitouyu
