文中在pre-FFT定时同步算法的基础上提出一个新的定时同步算法及其改进算法，该算法利用规则集对相关函数和导函数优化的方法得以进一步减小估计方差，本文在给出其推导过程的基础上给出了仿真结果，并与相关算法进行比较，结果表明新算法的定时估计精度较高且具有一定的鲁棒性。
上传时间： 2013-10-29
上传用户：hebmuljb
同步技术是跳频通信系统的关键技术之一，尤其是在快速跳频通信系统中，常规跳频通信通过同步字头携带相关码的方法来实现同步，但对于快跳频来说，由于是一跳或者多跳传输一个调制符号，难以携带相关码。对此引入双跳频图案方法，提出了一种适用于快速跳频通信系统的同步方案。采用短码携带同步信息，克服了快速跳频难以携带相关码的困难。分析了同步性能，仿真结果表明该方案同步时间短、虚警概率低、捕获概率高，同步性能可靠。 Abstract: Synchronization is one of the key techniques to frequency-hopping communication system， especially in the fast frequency hopping communication system. In conventional frequency hopping communication systems， synchronization can be achieved by synchronization-head which can be used to carry the synchronization information， but for the fast frequency hopping， Because modulation symbol is transmitted by per hop or multi-hop， it is difficult to carry the correlation code. For the limitation of fast frequency hopping in carrying correlation code， a fast frequency-hopping synchronization scheme with two hopping patterns is proposed. The synchronization information is carried by short code， which overcomes the difficulty of correlation code transmission in fast frequency-hopping. The performance of the scheme is analyzed， and simulation results show that the scheme has the advantages of shorter synchronization time， lower probability of false alarm， higher probability of capture and more reliable of synchronization.
上传时间： 2013-11-23
上传用户：mpquest
针对OFDM技术中的载波频率同步问题，分析了载波频率偏差对OFDM系统造成的影响，总结了基于IEEE802.11标准的三种常见的频偏估计算法：基于循环前缀的最大似然算法、基于训练序列的时域相关算法和基于导频的频域相关算法，提出一种基于训练序列和导频的联合载波频偏估计算法。性能仿真结果表明，该联合估计算法在估计范围和估计精度上具有明显的优势，适合实际工程应用。
上传时间： 2013-11-07
上传用户：leesuper
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-16
上传用户：songyue1991
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-21
上传用户：liuwei6419
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-27
上传用户：RQB123
了解各种D触发器
上传时间： 2013-10-29
上传用户：wwwe
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-12-13
上传用户：yzhl1988
04_使用Timequest约束和分析源同步电路
上传时间： 2015-01-01
上传用户：梧桐
ORCAD与PADS同步详解
上传时间： 2013-10-31
上传用户：born2007
