虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

同步降压型

  • 同步多个1 GSPS直接数字频率合成器AD9910

    多个DDS器件同步后,就可以在多个频率载波实现相位和幅度的精确数字调谐控制。这种控制在雷达应用和用于边带抑制的正交(I/Q)上变频中很有用。

    标签: GSPS 9910 AD 数字频率合成器

    上传时间: 2013-11-13

    上传用户:lingzhichao

  • 同步RS触发器工作特性的Multisim仿真

    给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了同步RS触发器不确定输出状态的Multisim仿真方案。所述方法的创新点是解决了同步RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。

    标签: Multisim 同步RS触发器 仿真

    上传时间: 2013-10-12

    上传用户:米卡

  • STD标准中信号模型同步和门控机制研究

    随着对IEEE1641标准研究的逐渐深入,信号的构建成为了研究重点。对信号模型进行同步和门控控制,可以影响到TSF(测试信号框架)模型的输出,从而达到控制信号的目的,使测试需求更加完善以及测试过程更加精确。

    标签: STD 标准 信号模型 门控机制

    上传时间: 2014-01-01

    上传用户:YUANQINHUI

  • 基于F1596的乘积型混频器电路设计与实现

    针对混频器在接收机电路中的重要性,设计实现了一种基于F1596的乘积型混频器电路。为使该电路能够输出频率稳定的信号,在电路设计中采用鉴频器取样控制VCO产生的本振信号,使该电路具有频谱纯净、失真度小、输出稳定等优点,满足了接收机混频器的使用要求。

    标签: F1596 混频器 电路设计

    上传时间: 2014-01-18

    上传用户:shen954166632

  • 电流型运算放大器在应用电路中的特性研究

      文中简要介绍了电流型运放的特性,着重对电流型运放的应用电路进行测试,研究电流型运放的应用特性。实验中,选择典型电流型运放及电压型运放构建负阻变换器、电压跟随器和同相比例放大器,通过对此3类应用电路的测试,分析、总结运放参数对特殊应用电路的影响,为电路设计者在具体电路的设计中恰当选择适合的放大器提供参考。

    标签: 电流型 应用电路 运算放大器

    上传时间: 2013-10-18

    上传用户:13736136189

  • 永久型数字式电位器X9313及其应用

    永久型数字式电位器X9313及其应用:

    标签: X9313 数字式电位器

    上传时间: 2013-11-12

    上传用户:lijinchuan

  • 高增益跨导型运算放大器设计

    运算放大器作为模拟集成电路设计的基础,同时作为DAC校准电路的一部分,本次设计一个高增益全差分跨导型运算放大器。

    标签: 增益 运算 放大器设计

    上传时间: 2013-10-31

    上传用户:dvfeng

  • 一种载波同步锁相环设计方案

    研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.

    标签: 载波同步 设计方案 锁相环

    上传时间: 2013-11-21

    上传用户:吾学吾舞

  • 电压反馈型运算放大器的增益和带宽

      本教程旨在考察标定运算放大器的增益和带宽的常用方法。需要指出的是,本讨论适用于电压反馈(VFB)型运算放大器——电流反馈(CFB)型运算放大器将在以后的教程(MT-034)中讨论。

    标签: 电压反馈 增益 带宽 运算放大器

    上传时间: 2013-11-15

    上传用户:大三三

  • 使用时钟PLL的源同步系统时序分析

    使用时钟PLL的源同步系统时序分析一)回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义:Etch Delay:与常说的飞行时间(Flight Time)意义相同,其值并不是从仿真直接得到,而是通过仿真结果的后处理得来。请看下面图示:图一为实际电路,激励源从输出端,经过互连到达接收端,传输延时如图示Rmin,Rmax,Fmin,Fmax。图二为对应输出端的测试负载电路,测试负载延时如图示Rising,Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。

    标签: PLL 时钟 同步系统 时序分析

    上传时间: 2013-11-05

    上传用户:VRMMO