同步计数器

10进制计数器VHDL程序

10进制计数器VHDL程序 --文件名：counter10.vhd。 --功能：10进制计数器，有进位C

标签： VHDL 进制计数器程序

上传时间： 2013-07-18

上传用户：2525775
24进制计数器VHDL程序

24进制计数器VHDL程序 --文件名：counter24.vhd。 --功能：24进制计数器。

标签： VHDL 进制计数器程序

上传时间： 2013-05-19

上传用户：shizhanincc
STM32的TIM1_CC1触发双ADC作同步规则转换

TIM1_CC1触发双ADC作同步规则转换，DMA存储转换结果。请使用\MDK-ARM(uV4)下的Keil工程文件，已调试通过。

标签： STM ADC TIM 32

上传时间： 2013-08-01

上传用户：zhliu007
针对医疗系统基于ADC0809的多通道同步数据采集

多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n

标签： 0809 ADC 医疗系统多通道

上传时间： 2013-08-08

上传用户：busterman
电子计数器测量频率

在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。在本次毕业设计中我们选择使用单片机来制作数字频率计，并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门，通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率，最终送入LCD中显示。这样制作出来的频率计不仅可以满足设计题目的参数要

标签： 电子计数器测量频率

上传时间： 2013-08-09

上传用户：jiangfire
使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

标签： Verilog FIFO 编写

上传时间： 2013-08-12

上传用户：ljt101007
基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

标签： Sdram SDR RAM LED

上传时间： 2013-08-21

上传用户：sjw920325
FPGA异步时钟设计中的同步策略

FPGA异步时钟设计中的同步策略，需要

标签： FPGA 异步时钟策略

上传时间： 2013-08-23

上传用户：540750247
altera fpga 基于vhdl,实现vga的同步block

altera fpga 基于vhdl,实现vga的同步block.

标签： altera block fpga vhdl

上传时间： 2013-08-26

上传用户：hn891122
基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法

标签： FPGA CDR 数据位同步时钟

上传时间： 2013-08-28

上传用户：huyahui