同步精灵

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

标签： Verilog FIFO 编写

上传时间： 2013-08-12

上传用户：ljt101007
基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

标签： Sdram SDR RAM LED

上传时间： 2013-08-21

上传用户：sjw920325
FPGA异步时钟设计中的同步策略

FPGA异步时钟设计中的同步策略，需要

标签： FPGA 异步时钟策略

上传时间： 2013-08-23

上传用户：540750247
altera fpga 基于vhdl,实现vga的同步block

altera fpga 基于vhdl,实现vga的同步block.

标签： altera block fpga vhdl

上传时间： 2013-08-26

上传用户：hn891122
基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法

标签： FPGA CDR 数据位同步时钟

上传时间： 2013-08-28

上传用户：huyahui
基于FPGA 的OFDM 宽带数据通信同步系统设计与实现

这是篇, 觉得甚是有用，大家共同学学。

标签： FPGA OFDM 宽带数据同步系统

上传时间： 2013-08-31

上传用户：ming52900
FPGA同步设计技术

FPGA同步设计技术,对在FPGA设计中出现的同步问题,毛刺的处理等问题,给出了相应的对策

标签： FPGA 同步设计

上传时间： 2013-09-03

上传用户：lijianyu172
同步复位和异步复位,FPGA设计

同步复位和异步复位,FPGA设计

标签： FPGA 同步复位异步复位

上传时间： 2013-09-05

上传用户：swaylong
一种改进的基于时间戳的空间音视频同步方法

空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测和缓冲设计，能够在无需全网时钟和反馈通道的情况下，实现空间通信中的音视频同步传输，并在接收端进行同步播放显示。对该方法进行了仿真，结果表明了设计的可行性。同步前的均方根误差SPD值平均在150 ms左右，最大能达到176.1 ms。文中方法能将SPD值控制在60 ms左右，不仅能实现音视频同步传输，并且开销很小，可应用在空间多媒体通信中。

标签： 音视频

上传时间： 2013-11-21

上传用户：comer1123
同步多个1 GSPS直接数字频率合成器AD9910

多个DDS器件同步后，就可以在多个频率载波实现相位和幅度的精确数字调谐控制。这种控制在雷达应用和用于边带抑制的正交(I/Q)上变频中很有用。

标签： GSPS 9910 AD 数字频率合成器

上传时间： 2013-11-13

上传用户：lingzhichao