虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

同步复位

同步复位:是复位信号和时钟同步,当时钟上升沿检测到复位信号,执行复位操作。
  • OFDM系统的定时和频率同步的实现

    正交频分复用技术(OFDM)是未来宽带无线通信中的关键技术。随着用户对实时多媒体业务,高速移动业务需求的迅速增加,OFDM由于其频谱效率高,抗多径效应能力强,抗干扰性能好等特点,该技术正得到了广泛的应用。 OFDM系统的子载波之间必须保持严格的正交性,因此对符号定时和载波频偏非常敏感。本课题的主要任务是分析各种算法的性能的优劣,选取合适的算法进行FPGA的实现。 本文首先简要介绍了无线信道的传输特性和OFDM系统的基本原理,进而对符号同步和载波同步对接收信号的影响做了分析。然后对比了非数据辅助式同步算法和数据辅助式同步算法的不同特点,决定采用数据辅助式同步算法来解决基于IEEE 802.16-2004协议的突发传输系统的同步问题。最后部分进行了算法的实现和仿真,所有实现的仿真均在QuartusⅡ下按照IEEE 802.16-2004协议的符号和前导字的结构进行。 本文的主要工作:(1)采用自相关和互相关联合检测算法同时完成帧到达检测和符号同步估计,只用接收数据的符号位做相关运算,有效地解决了判决门限需要变化的问题,同时也减少了资源的消耗;(2)在时域分数倍频偏估计时,利用基于流水线结构的Cordic模块计算长前导字共轭相乘后的相角,求出分数倍频偏的估计值;(3)采用滑动窗口相关求和的方法估计整数倍频偏值,在此只用频域数据的符号位做相关运算,有效地解决了传统算法估计速度慢的缺点,同时也减少了资源的消耗。

    标签: OFDM 定时 同步的

    上传时间: 2013-05-23

    上传用户:宋桃子

  • 海事卫星突发信号位同步检测

    码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能,使误码率上升,甚至会使传输遭到完全破坏。尤其对于突发传输系统,快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景,研究了突发通信传输模式下的全数字接收机中位同步方法,并予以实现。 本文系统地论述了位同步原理,在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标,为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足,接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析,并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的,由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法,此方法可快速精准地完成短突发形式下的位同步,并在FPGA上予以实现,效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪,在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法,进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进,提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较,证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程,满足系统要求。

    标签: 海事卫星 信号 位同步 检测

    上传时间: 2013-04-24

    上传用户:zukfu

  • 基于FPGA的精确时钟同步方法研究

    在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。

    标签: FPGA 时钟同步 方法研究

    上传时间: 2013-07-28

    上传用户:heart520beat

  • 基于FPGA的全同步数字频率计的设计

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率计

    上传时间: 2013-04-24

    上传用户:qqoqoqo

  • 永磁同步伺服电机(PMSM) 驱动器设计原理

    ·永磁交流伺服系统的驱动器经历了模拟式、模拟数字混合式的发展后,目前已经进入了全数字的时代。全数字伺服驱动器不仅克服了模拟式伺服的分散性大、零漂、低可靠性等缺点,还充分发挥了数字控制在控制精度上的优势和控制方法的灵活,使伺服驱动器不仅结构简单,而且性能更加可靠。现在,高性能的伺服系统大多数采用永磁交流伺服系统,其中包括永磁同步交流伺服电动机和全数字交流永磁同步伺服驱动器两部分。后者由两部分组成:驱动

    标签: PMSM nbsp 永磁同步 伺服电机

    上传时间: 2013-04-24

    上传用户:zhangyi99104144

  • 硬件工程师手册

    目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程: 11 §3.3.2 项目实施管理流程: 12 §3.3.3 软件开发流程: 12 §3.3.4 系统测试工作流程: 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用: 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准: 42 §3.3.2 串口设计: 43 §3.3.3 并口设计及总线设计: 44 §3.3.4 RS-232接口总线 44 §3.3.5 RS-422和RS-423标准接口联接方法 45 §3.3.6 RS-485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波: 48 §3.4.2 带电插拔座: 48 §3.4.3 上下拉电阻: 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146

    标签: 硬件工程师

    上传时间: 2013-05-28

    上传用户:pscsmon

  • 永磁同步电机伺服系统功率主回路的设计

    ·永磁同步电机伺服系统功率主回路的设计

    标签: 永磁同步电机 伺服系统 主回路 功率

    上传时间: 2013-06-03

    上传用户:glitter

  • 基于Matlab/Simulink 的永磁同步电机(PMSM )矢量控制仿真

    ·基于Matlab/Simulink 的永磁同步电机(PMSM )矢量控制仿真

    标签: nbsp Simulink Matlab PMSM

    上传时间: 2013-07-06

    上传用户:luopoguixiong

  • 移植TI的永磁同步电机(PMSM)速度闭环调速程序

    ·年前移植了一下TI的永磁同步电机程序,编码器速度闭环。程序的改动都作了标注, 贡献出来供大家参考。说明: 省线式编码器,电机先开环,等到Z信号后再速度闭环。 (电机编码器有点问题,才这样)注意: 这只是一个试验程序,  不具备商用功能。

    标签: PMSM 移植 永磁同步电机 速度

    上传时间: 2013-07-31

    上传用户:thinode

  • 基于DSP的永磁同步电机变频调速系统及其仿真

    ·摘要:  采用DSP处理器实现永磁同步电机变频调速系统.该系统由主电路、控制和辅助电路构成.主电路中逆变器采用IGBT功率模块.控制电路以TMS320F240芯片为核心,将系统控制、通讯、显示与保护,系统参数、故障等信息保存在芯片存贮器中.辅助电路由辅助开关电源、驱动及电流电压检测电路组成.系统初始化后进入由键盘、显示、SCI、故障处理等模块组成的后台程序.而前台程序主要进行内外两环的数

    标签: DSP 永磁同步电机 变频调速系统 仿真

    上传时间: 2013-04-24

    上传用户:laozhanshi111