FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性
上传时间： 2013-08-27
上传用户：ommshaggar
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间： 2013-08-31
上传用户：梧桐
FPGA和CPLD设计时的经验和大家一共分享，开发FPGA时很好的资料
上传时间： 2013-09-01
上传用户：Shaikh
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
中文平台在PCB中放置字符串时选择SERF字体可显示中文但打印时乱码。\r\n在PCB中打印中文可使用汉字PCBHZ补丁。\r\n步骤：\r\n 1，安装中文平台；\r\n 2，将PCBHZ文件包放入Altium2004根目录；\r\n 3, 将DXP.RCS文件放入C:\\Documents and Settings\\个人文件夹\\Application Data\\Altium2004目录 \r\n 4，重新启动DXP2004.\r\n 5，在PCB界面中加载PCBHZ文件包中的hanzi库文件；\
上传时间： 2013-09-16
上传用户：金宜
学习pcb相关软件时我个人认为最重要的是在布线，这是一本专门关于protel99的pcb布线的书（原理图部分也公布在此网站上了）
上传时间： 2013-09-18
上传用户：tianyi223
飞利浦ARM芯片LPC2148的PROTEL格式的原理图
上传时间： 2013-09-19
上传用户：tzrdcaabb
主要介绍仿真时可能出现的问题和应该注意的事项．
标签： 仿真
上传时间： 2013-09-29
上传用户：wvbxj
所有模数转换器(ADC)都有一定量的“折合到输入端噪声”，可以将其模拟为与无噪声ADC 输入串联的噪声源。折合到输入端噪声与量化噪声不同，后者仅在ADC处理交流信号时出 现。多数情况下，输入噪声越低越好，但在某些情况下，输入噪声实际上有助于实现更高 的分辨率。这似乎毫无道理，不过继续阅读本指南，就会明白为什么有些噪声是好的噪 声。
上传时间： 2013-11-14
上传用户：Sophie
关于MOSFET应用时的热设计方法。
上传时间： 2013-10-31
上传用户：shen954166632
