虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

可重构

  • 1.1可编程逻辑器件概述

    1.1可编程逻辑器件概述

    标签: 1.1 可编程逻辑器件

    上传时间: 2013-11-20

    上传用户:cuiyashuo

  • 可编程逻辑器件指南

    可编程逻辑器件入门指导

    标签: 可编程逻辑器件

    上传时间: 2013-10-23

    上传用户:yuzsu

  • 可编辑逻辑控制器解决方案

    PLC系统由电源、CPU和多个模拟及数字I/O模块组成,可控制、执行和监控复杂的机器变量;PLC设计用于多输入和输出配置,具有扩展的温度范围、卓越的电噪声抑制性能、抗震性和抗冲击能力。

    标签: 可编辑逻辑 控制器 方案

    上传时间: 2013-11-14

    上传用户:ZJX5201314

  • 可编程控制器讲义--电磁阀的结构

    可编程控制器讲义

    标签: 可编程控制器 讲义 电磁阀

    上传时间: 2013-11-03

    上传用户:liu123

  • Altera可重配置PLL使用手册0414-3

    Altera可重配置PLL使用手册0414-3。

    标签: Altera 0414 PLL 可重配置

    上传时间: 2013-11-08

    上传用户:秦莞尔w

  • 基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现

         本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现(英文资料)

    标签: DSP Cyclone Arria 精度可调

    上传时间: 2014-12-28

    上传用户:CHINA526

  • verilog可综合与不可综合语句概述

    关于Verilog中的可综合语句和不可综合语句的汇总介绍

    标签: verilog

    上传时间: 2013-12-09

    上传用户:青春给了作业95

  • WP369可扩展式处理平台-各种嵌入式系统的理想解决方案

    WP369可扩展式处理平台-各种嵌入式系统的理想解决方案 :Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.

    标签: 369 WP 扩展式 处理平台

    上传时间: 2013-10-22

    上传用户:685

  • WP369-可扩展式处理平台各种嵌入式系统的理想解决方案

        赛灵思的新型可扩展式处理平台架构可为开发人员提供无与伦比的系统性能、灵活性、可扩展性和集成度,并为降低系统功耗、成本和缩小尺寸进行了精心优化。   可扩展式处理平台基于 ARM 的双核 Cortex™-A9MPCore 处理器以及赛灵思的 28nm 可编程逻辑之上,采用以处理器为核心的设计方案,并能定义通过标准设计方法实施的综合处理器系统。这种方案可为软件开发人员在功能齐备且强大的优化型低成本低功耗处理平台上提供熟悉的编程环境。

    标签: 369 WP 扩展式 处理平台

    上传时间: 2013-11-20

    上传用户:杏帘在望

  • 可重配置PLL使用手册

    本文档主要是以Altera公司的Stratix II系列的FPGA器件为例,介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应,其目的是通过提供PLL的重配置功能,使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置,以重新锁定和正常工作。

    标签: PLL 可重配置 使用手册

    上传时间: 2013-11-30

    上传用户:liuqy