LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
上传时间： 2014-01-23
上传用户：450976175
B树及其B+树的实现代码，支持模版（数据类型，M值）
上传时间： 2016-02-22
上传用户：jhksyghr
VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。
上传时间： 2016-03-10
上传用户：1427796291
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
上传时间： 2016-03-16
上传用户：nanfeicui
数字电路中的组合逻辑电路，看看，挺有用的。
上传时间： 2016-04-30
上传用户：李梦晗
介绍数字电路中的组合逻辑电路，个人认为挺不错的。
上传时间： 2016-04-30
上传用户：ukuk
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
上传时间： 2013-12-23
上传用户：yimoney
VHDL教程 ppt版 绪论 第一章 VHDL基本结构 第二章 VHDL语言元素 第三章 VHDL的描述风格 第四章 VHDL的主要描述语句 第五章 组合逻辑电路设计 第六章 时序逻辑电路设计
上传时间： 2013-12-21
上传用户：1109003457
本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法，并对设计中各种相关技术做了详细的介绍，出此之外，本书提供了丰富的 实例，条理清晰，通俗易懂。
上传时间： 2016-06-28
上传用户：顶得柱
