现代数字信号处理对实时性提出了很高的要求，当最快的数字信号处理器(DSP)仍无法达到速度要求时，唯一的选择是增加处理器的数目，或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展，具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景，研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先，针对图像声纳实时性的要求和FPGA片内资源的限制，设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法，并针对蝶形运算的特点提出了一些优化和改进措施。 其次，分析了具有相同结构的数字滤波和相关运算的特点，采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA)，将乘法运算转化为FPGA易于实现的查表和移位累加操作，显著提高了运算效率。此外，还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后，完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明，本论文所有算法均达到了设计要求。
上传时间： 2013-06-09
上传用户：zgu489
本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
同步是移动通信领域中的关键技术，是保障通信初始和进行的必要过程，对系统的性能影响重大。纵观移动通信系统的发展史，同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一，已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程，是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路，现场可编程门阵列（FPGA）既解决了全定制电路不能修改的不足，又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势，逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础，接着详细讨论了WCDMA主同步、辅同步和导频同步的原理，介绍了前两步同步的改进型算法和证明，并和传统相关算法在资源和实现复杂度方面进行了比较，给出了下行同步的浮点仿真结果和分析。之后，深入讨论了下行同步的FPGA （V4-SX-35）实现方案、运算流程和模块间的接口设计。最后，介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案，给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下，完成了FPGA的硬件设计和片上测试，达到了系统的性能指标。 @@关键词：WCDMA；同步；小区搜索；FPGA
上传时间： 2013-04-24
上传用户：wsm555
为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA： EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后，提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器，由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合；DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发，且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次，详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分四个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上，本文首先讨论了系统硬件整体设计和软件开发流程；其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作，涉及系统数据通信模块、模拟信号采集模块和数据存储模块；最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求，适应了其高性能、低成本、低功耗的发展方向。
上传时间： 2013-04-24
上传用户：lishuoshi1996
LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来，以其亮度高、视角广、寿命长、性价比高的特点，在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键，是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制，控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点，提出了一种可行的方案并进行了设计。系统主要分为两个部分：视频信号的获取，视频信号的处理。 经过分析比较，决定从显卡的DVI接口获得视频源，视频源经过DVI解码芯片TFP401A的解码后，可以获得图像的数字信息，这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后，对数据进行处理，最后输出数据给驱动电路。在信号处理模块中，采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程（ISP）等特点，所以特别适合于本设计。利用FPGA的可编程性，在FPGA内部划分了各个小模块，各小模块中通过少量的信号进行联系，这样就将比较大的系统转化成许多小的系统，使得设计更加简单，容易验证。本文分析了驱动电路所需要的数据的特点，全彩色灰度级的实现方式，决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具，对系统进行了联合调试。改进了时序、优化了布局布线，使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
上传时间： 2013-05-19
上传用户：玉箫飞燕
无线局域网(WLAN)是未来移动通信系统的重要组成部分。由于摆脱了有线连接的束缚，无线局域网具有移动性好、成本低以及网络传输故障少等诸多优点，得到了越来越广泛的发展与应用。正交频分复用(OFDM)技术具有抗多径衰落，频谱利用率高等优点，特别适合于无线环境下的高速数据传输，是高速无线局域网的首选技术之一。从IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM为基础。随着OFDM技术的普及以及下一代通信技术对OFDM的青睐，研究与实现应用于无线局域网的OFDM关键技术具有一定的意义。 本文首先介绍了WLAN的基本概念及相关协议标准和OFDM系统的工作原理，并描述了基于IEEE802，11a和IEEE802.11n标准的OFDM系统的数据帧结构以及系统参数。文中对OFDM传输系统的关键算法进行了详细的研究。然后以Xilinx公司的ISE10.1为软件平台，利用VHDL描述的方式，并以FPGA(现场可编程门阵列)芯片SPARTAN-3E为硬件平台，研究实现了适用于IEEE802.11a和IEEE802.11n的64点16bits复数块浮点结构的FFT模块，(2，1，7)卷积编码和维特比译码模块，以及分组检测和符号定时模块，并进行了仿真、综合、下载验证等工作。
上传时间： 2013-06-25
上传用户：cee16
Actel SmartFusion智能混合信号FPGA在单个器件中整合了已经获验证且高度灵活的ProASIC®3 FPGA架构、先进的混合信号功能以及一个ARM® Cortex™-M3硬核处理器。SmartFusion能够为嵌入式系统设计人员提供了多达50万门用户逻辑、13.8 Kb的通用FPGA RAM、众多系统外设和可编程模拟电路，以及一个包含了100 MHz Cortex-M3处理器(64 Kb SRAM 和 512 Kb闪存)的微控制器子系统(MSS)。
标签： SmartFusion Actel FPGA 智能混合
上传时间： 2013-04-24
上传用户：00.00
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法，数字积分法和比较积分法三种经典插补算法，并对各种算法模块进行了仿真验证。又设计了三个算法选通信号，将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后，设计以一个STC单片机为粗插补处理器的FPGA实验开发系统，并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路，并且配有FPGA专用配置芯片，能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发，以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能，编写了单片机粗插补程序，将产生的粗插补坐标增量发给FPGA进行插补实验，得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序，读回了FPGA的输出脉冲，并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序，把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示，在20M输入时钟频率下，由插补脉冲生成的插补轨迹图形正确，验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。
上传时间： 2013-04-24
上传用户：zgu489
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-04-24
上传用户：lingduhanya
