利用定时器控制产生占空比可变的 PWM 波
上传时间： 2013-07-01
上传用户：gpyz253344
作者在论文中系统地研究了目前新颖的电机伺服控制系统——永磁同步电动机及其数字化伺服控制系统的关键技术。在理论分析的基础上，探讨了永磁电机的各种磁路结构对电机电抗及其它性能的影响，并分别讨论了各种结构在不同应用场合的优缺点，最后选择了表面凸出式磁路结构，建立了手算电磁设计程序，进行了多方案的优选；探讨了引起电动机转矩波动的原因和减小波动的措施，采用了一系列诸如分数槽、增大气隙、斜槽、合适的绕组节距等措施，成功地减小了力矩波动，改善了伺服电动机低速运转特性；在电磁设计手算的基础上，首次采用优秀的数学工具软件Mathcad2001进行了Windows平台下的PMSM机辅设计程序的开发，增加了可视性，并大大简化了程序的开发，提高了设计效率，快速方便准确地进行了电机的电磁计算；应用先进的AutoCAD 2000绘图软件设计和绘制了全套电机结构图纸；参加了样机的全部试验项目，试验结果达到了设计预定目标，全面满足了伺服系统用电机的高效率、高功率因数、小振动、低噪音、低发热、动态性能良好等苛刻要求。 在伺服控制系统部分里，作者探讨了永磁同步电动机磁场定向矢量控制理论，探讨了快速电流跟踪方法的实现；在永磁同步电动机数学模型的基础上，建立了基于DSP的永磁同步电动机磁场定向数字化伺服控制系统的方案，使用了最新推出的电机专用DSP芯片TMS320LF2407、功率驱动IR2130芯片、轴角／数字量转换RDC-19222芯片及串行通信转换MAX232芯片，在消化了这些芯片的大量手册和开发工具的资料后，对整个系统进行了软、硬件设计，包括编写和调试了部分DSP程序，设计和焊接了部分硬件电路板。这些预研工作为设计伺服控制系统数字化专用控制器打下了基础。
上传时间： 2013-05-17
上传用户：duoshen1989
水位计广泛应用于水利、石油、化工、冶金、电力等领域的自动检测和控制系统中.本文设计的智能水位计是吸收了国内外最新智能化仪表的设计经验,采用工业控制单片机,集水位采集、存储、显示及远程联网于一体,适用于各种液位及闸门开度的测量.它具有高精度、高可靠性、多功能和智能化等特点.针对研制任务的要求,课题期间研制了下位机系统硬件和软件,开发了上位机监控软件,其中所作的具体工作包括:测量原理的研究和在系统中的实现,在本次设计中用三种方法来进行水位测量,分别是旋转编码器法、液位压力传感器法和可变电阻器法;主控芯片的选择,我们选用了高集成度的混合信号系统级芯片C8051F021;实现了信号的采集和处理,包括信号的转换和在单片机内的运算;高集成度16位模数转换芯片AD7705在系统中的应用,我们完成了它与单片机的接口设计及程序编制任务;精确时钟芯片DS1302在系统中的应用,在此,我们实现了用单片机的I/O口与DS1302的连接和在软件中对时序的模拟,该芯片的应用给整台仪器提供了时间基准,方便了仪器的使用;另外,针对研制任务的要求,还给系统加上了一路4~20mA模拟信号电流环的输出电路来提供系统监测,该部分的实现是通过采用AD421芯片来完成的,本设计中完成了AD421与单片机的SPI接口任务,协调了它与AD7705芯片和单片机共同构成的SPI总线系统的关系,并完成了程序设计;与上位机的通信接口设计,该部分通过两种方法实现:RS232通信方式和RS485通信方式;系统设计方面还包括报警电路设计、操作键盘设计、电源监控电路设计、电压基准电路的设计.在硬件设计的基础上,对系统进行了软件设计,软件部分包括下位机单片机程序的设计和上位机监控软件的设计.在软硬件充分结合的情况下,实现了系统设计要求,很好地解决了以往的水位计中存在的问题,达到了高精度水位测量仪器的各项标准.
标签： 水位计
上传时间： 2013-06-20
上传用户：libenshu01
没有代码限制的keil,大家试试看.安装好之后就可以使用，没有代码大小的限制，这是完全版，比 Eval版增 加浮点库等内容。
上传时间： 2013-04-24
上传用户：fhzm5658
光伏阵列是光伏系统的重要组成部分，它决定了光伏系统的发电量，同时也是光伏系统成本的主要部分。因此合理配置光伏阵列，提高光伏阵列的利用效率一直是光伏系统设计的研究重点，也是降低光伏系统发电成本的重要措施。本文采用了可变电子负载现场测试方法，设计并研制出基于Philips公司的LPC2214的光伏阵列测试仪样机。本文主要工作及创新在于： 1.在基于LPC2214测试控制部分的硬件电路设计中，为电压和电流的采样各设置了四路不同量程的采样通道。采样时系统自动选择最合适的量程，提高电压和电流大范围测量时的精度； 2.通过对系统进行一次预采样来确定光伏阵列的开路电压和短路电流。预采样的方法只需要使可变电子负载完成一次由阻值为零到阻值为无穷大的操作； 3.对测试得到的数据首先将电压值进行从小到大的升序重组，其对应的电流值采用lagrange中值法对进行数字滤波处理，从而消除由于偶然出现的脉冲性干扰所引起的采样值偏差； 4.对辅助电源、测试控制电路和液晶显示进行了一体化的设计，使光伏阵列特性的测量和显示可以在本测试仪上一次完成； 5.本测试仪样机可以利用光伏阵列的数学模型以及测量的实时数据对光伏阵列的特性曲线进行预估和分析。 通过对光伏阵列进行实际测量，得到的实验结果表明：该样机测试系统运行稳定、携带方便、测量精度较高、一次完整的测试只需14ms左右，测试速度快，并且测量得到的伏安特性可以在液晶上直接以曲线的形式显示，使测得的阵列特性更为直观，能满足工程应用的需要。
上传时间： 2013-04-24
上传用户：fairy0212
随着我国工业化进程加快，各种电力负荷迅速增加，造成了电网无功功率消耗增加，使电能的传输和利用效率降低，电能质量中的无功功率补偿问题变得越来越重要。静止无功发生器(STATCOM)作为柔性交流输电系统的重要装置之一，是无功功率补偿发展的趋势。 论文首先介绍并比较了现有的无功补偿装置，分析了STATCOM相对于其他无功补偿装置的优越性。总结了STATCOM的间接电流控制和直接电流控制两种控制方式，并对两种控制方式所衍生的几种控制结构进行了介绍，说明了其控制原理。 详细讨论了直接电流控制的几种控制结构，并建立了相应的仿真模型，进行了仿真和比较分析。研究了它们在稳态性能和动态性能上的优缺点。其中重点讨论了采用空间电压矢量调制方法(SVPWM)跟踪给定电压矢量，来控制STATCOM的电流产生，并且采用直流侧电压可变给定。仿真结果证明此种方法具有直流侧电压利用率高、降低功率器件的开关损耗、适应电网电压不对称的环境的优点。 介绍了基于FPGA和DSP硬件开发平台设计方法。对FPGA的控制软件编程设计进行了详细讨论，其中重点讨论了应用DSP builder。工具箱实现全数字三相锁相环和SVPWM控制模块的方法。
上传时间： 2013-04-24
上传用户：youth25
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
