产品型号：VK2C23A/B 产品品牌：VINKA/永嘉微/永嘉微电 封装形式：LQFP64/48 裸片:DICE（邦定COB）/COG（邦定玻璃用） 产品年份：新年份 联 系 人：许硕 原厂直销，工程服务，技术支持，价格最具优势！QT394 VK2C23A/B概述： VK2C23A/B是一个点阵式存储映射的LCD驱动器，可支持最大224点（56SEGx4COM）或者最大416点（52SEGx8COM）的LCD屏。单片机可通过I2C接口配置显示参数和读写显示数据，也可通过指令进入省电模式。其高抗干扰，低功耗的特性适用于水电气表以及工控仪表类产品。 特点： ★ 工作电压 2.4-5.5V ★ 内置32 kHz RC振荡器 ★ 偏置电压（BIAS）可配置为1/3、1/4 ★ COM周期（DUTY）可配置为1/4、1/8 ★ 内置显示RAM为56x4位、52x8位 ★ 帧频可配置为80Hz、160Hz ★ 省电模式（通过关显示和关振荡器进入）
标签： VK2C I2C LCD 23 抗干扰 高稳定 接口 控制 驱动IC
上传时间： 2022-04-16
上传用户：2937735731
21世纪大学新型参考教材系列 集成电路B 荒井
上传时间： 2013-04-15
上传用户：eeworm
家电维修(最基础的教程B)1-20.Torrent
上传时间： 2013-06-10
上传用户：eeworm
jk-b交通信号控制机原理图
上传时间： 2013-07-13
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip
上传时间： 2013-08-02
上传用户：zhf1234
专辑类-电子基础类专辑-153册-2.20G 21世纪大学新型参考教材系列-集成电路B-荒井-159页-2.8M.pdf
上传时间： 2013-05-16
上传用户：pkkkkp
三次B样条曲线源代码,C语言编写的三次B样条曲线源代码，希望大家喜欢。
标签：
上传时间： 2013-07-13
上传用户：chengli008
介绍了光电测速传感器的组成,分析了该传感器的工作原理。在分析该传感器信号的基础上,用SD2380 动态分析仪作了频谱分析。设计了相应的信号调理电路,并据此制作了车速仪,其准确度高,实用性强。
上传时间： 2013-04-24
上传用户：xymbian
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
