MSP430USB仿真器制作资料+430JTAG简版仿真器+利尔达- 轻松制作MSP430 JTAG Adapter+制作的单面板的MSP430JTAG仿真器 几套430JTAG制作方案,做不好你找我........
上传时间: 2013-07-26
上传用户:liaofamous
本文分析了目前软PLC 编辑器中功能块编程的不足,提出了使用面向对象的概念来设计功能块图的方法。通过研究软PLC 开发系统和编译系统的模型,详细讨论了PLC 梯形图中图元的设计方法,并基于此方
上传时间: 2013-06-21
上传用户:allen-zhao123
光伏并网逆变器是将太阳能电池所输出的直流电转换成符合公共电网要求的交流电并送入电网的设备。按照不同的标准光伏并网逆变器的拓扑结构分为很多种,本文介绍了一种工频隔离型光伏并网逆变器
上传时间: 2013-08-02
上传用户:baiom
现代雷达系统广泛采用脉冲压缩技术,用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲,保证足够的最大作用距离,而接收时,采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时,数字信号处理技术的迅猛发展和广泛应用,为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM),非线性调频信号(NLFM)和Taylor四相码信号,且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有:(1)基于双通道模数转换器AD10242设计高精度数据采集电路,为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生,以实现高精度采样。 (2)根据协议和脉压系统的工作要求,以基于FPGAEP1K100QC208完成系统控制,使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM,实现数据暂存,以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统,以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线,且各DSP以链路口互连,进行数据通信。各DSP还使用一个链路口连接到接口板DSP,将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心,设计输出板电路,完成数据对齐、求模和数据向下一级的输出,并产生模拟输出。 (5)调试并改进处理板和输出板。
上传时间: 2013-06-11
上传用户:qq277541717
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构,在译码器复杂度和译码延时上作了折衷,降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器,证明了该方案的可行性。
上传时间: 2013-06-11
上传用户:奇奇奔奔
本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平,对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间: 2013-06-29
上传用户:gokk
软件无线电是近几年来提出的一种实现通信的新概念和体制。它的核心是:将宽带A/D和D/A变换器尽可能地靠近天线,各种功能尽可能地采用软件进行定义。因此它具有很强的灵活性、开放性和兼容性,是目前研究的热点。 本文将对软件无线电的编译码部分加以叙述,提出了在VHF/UHF软件无线电接收/发送样机中的编译码方案及其具体的实现方法。该部分包括发射端的汉明(8,4,4)编码、RS(100,81)编码、卷积(2,1,6)编码,以及在接收端相对应的汉明译码、RS译码、Viterbi译码等。 本文首先介绍软件无线电的发展概况和VHF/UHF软件无线电接收/发送样机的总体方案,然后按照编译码部分的功能模块逐章说明其实现的方法,最后对该部分的设计和实现加以总结。
上传时间: 2013-04-24
上传用户:fling_up
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结构设计进行优化并利用FPGA实现,而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。 测试结果表明,系统的误码率达到了工程标准的要求,从而验证了译码器设计的可靠性,同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。
上传时间: 2013-07-30
上传用户:13913148949
数字电视近年来飞速发展,它最终取代模拟电视是一个必然趋势。可编程逻辑技术以及EDA技术的升温也带来了电子系统设计的巨大变革。本论文将迅速发展的FPGA技术应用于数字电视系统中,研究探讨了数字电视前端系统中的关键设备——传输流复用器的FPGA建模和实现,以及相关的关键技术。本论文首先介绍了数字电视的发展现状和前景,概述了数字电视前端系统的组成结构与关键技术,以及可编程逻辑技术的发展和优势。然后介绍了数字电视系统中的重要标准MPEG-2以及传输流复用器的原理和系统结构,并且从理论上阐述了复用器设计的关键技术:PSI重组和PCR调整。接着详细说明了如何运用创新思路,采用独特的硬件架构在一片FPGA上实现整个复用器的软件和硬件系统的方案,并且举例说明了复用器硬件逻辑设计中所运用的几个FPGA设计技巧。最后对本文进行总结,并提出了数字电视系统中复用器设备未来发展的设想。本文中介绍的基于SOPC的硬件复用器设计方案,将系统的软件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且将FPGA设计技巧运用于复用器的硬件逻辑设计中。整个设计方案不但简化了系统设计,而且实现了稳定,高速,低成本,可扩展性强的复用器系统。
上传时间: 2013-06-02
上传用户:gtzj
随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。
上传时间: 2013-05-19
上传用户:吴之波123