· 寄存器和处理器模式(26-bit 体系) · 寄存器和处理器模式(32-bit 体系) · 程序状态寄存器和操纵它的指令 · 寄存器装载和存储指令 · 算术和逻辑指令 · 移位操作 · 乘法指令 · 比较指令 · 分支指令 · 条件执行 · 软件中断指令 · APCS (ARM 过程调用标准) · 编写安全的 32-bit 代码的基本规则 · IEEE 浮点指令 · 汇编器伪指令 · 指令快速查找 · ARM 指令格式
上传时间： 2014-10-12
上传用户：851197153
基于MSP430单片机TimerB的数字->模拟信号转换的设计.利用MSP430定时器B产生PWM,然后再通过RC滤波,得到直流或交流电压信号.此方法成本低廉,可靠性高,易于使用.
上传时间： 2013-11-26
上传用户：lanjisu111
CD4094的驱动程序8位移位存储总线寄存器 NSC/TI/PHI，C语言驱动程序
上传时间： 2016-06-19
上传用户：er1219
基于MSP430系列单片机的软件实时时钟(RTC)代码,使用定时器B为中断源,时间变量使用字符型变量储存,便于直接输出数字
上传时间： 2013-12-20
上传用户：hzy5825468
完整龙族的无错反外挂登陆器,b编译后直接直接就可以放在客户端下运行，记主要修改服务端验证程序和端口
上传时间： 2013-12-19
上传用户：onewq
包含了msp430单片机上的ADC、定时器A、定时器B、基础时钟、看门狗的初始化及中断程序。基本示例程序
上传时间： 2017-05-28
上传用户：qweqweqwe
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。
上传时间： 2017-09-25
上传用户：标点符号
基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-30
上传用户：
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
