其中sound.c 用于录音和回放。其中特别需要注意的是:1。目前声卡似乎不能打开全双工，所以如果fd = open("/dev/dsp", O_RDWR) ，则无法录音和回放。只能分别设置RDONLY和WRONLY。即半双工方式。否则，就是在录音的时候可以听见，但是无法回放。分析下来似乎是IIC总线中只分配了一个通道给声卡，或者是只启用了一个通道，所以无法录音和放音同步进行。解决方法就是分别以RDONLY方式打开进行录音和WRONLY方式打开进行放音。 Sound1.c用于将录音保存在test.wav文件中，并利用cast test.wav > /dev/sound/dsp回放文件。此处需要注意的是，录音频率必须是44100才能正确回放。否则就会出现类似快放的效果。分析应该是cast方式利用了dsp的默认播放频率44100，所以如果录音的时候低于这个频率，这放的时候就会快放。 此外，设置采样率的时候必须设置成16bit，否则会提示出错。原因尚不知道，估计是与声卡有关。
上传时间： 2013-12-31
上传用户：cc1
本程序演示了如何使用编辑器在运行期设置表格的一些常用参数 需要使用到Ehlib控件,最好使用3.6版本,旧版本也适用! 使用前请双击本目录下的DB.UDL连接数据库,连接完成后即可选择数据表进行演示! 在表格上按右键,即可出现功能菜单,点击进入! 程序应该适用于各版本的DELPHI,但由于条件有限未做测试!
上传时间： 2015-11-30
上传用户：pkkkkp
matlab实现双线性插值算法,在界面上实现读取存放缩放图片
上传时间： 2013-12-14
上传用户：banyou
实现双三次插值图像缩放算法，修改k值，即可修改放大倍数或缩小倍数！
上传时间： 2014-11-30
上传用户：zaizaibang
基于双线性插值算法的图像放缩技术与实现电子书
上传时间： 2013-12-09
上传用户：daguda
本课题来源于重点航空研究项目——某型飞机电动舵机用双余度隔槽嵌放式稀土永磁直流无刷电机的研制,进行双余度无刷直流电机的控制技术及性能研究具有理论意义、工程意义和显著的社会效益和经济效益.论文介绍以AT89C51单片机与SG3525脉宽调制控制器为核心的双余度稀土永磁无刷直流电机试验器的系统硬件结构,并对PWM调速控制、功率驱动输出及GAL逻辑综合等电路进行分析,提出并设计了电流截止负反馈电路实现电机堵转和起动时的电流限制功能.在控制器软件需求分析的基础上,介绍了基于KeilC51的RTXTiny实时多任务操作系统的软件工程化技术.按照控制设计、编程、测试、试验等规范,建立了完整的文档,提高软件的易读性、易理解性,以达到软件的高可靠性和强壮性.无刷直流电机是典型的强电与弱电相结合的系统,并且飞机系统的电磁环境复杂,本文对系统的干扰源、传播途径等问题进行了研究,并提出相应的软、硬抗干扰措施使系统性能达到总体设计要求.
上传时间： 2013-07-21
上传用户：FFAN
调整视频图像的分辨率需要视频缩放技术。如果图像缩放技术的处理速度达到实时性要求就可以应用于视频缩放。 传统图像缩放技术利用插值核函数对已有像素点进行插值重建还原图像。本文介绍了图像插值的理论基础一采样定理，并对理想重建函数Sinc函数进行了讨论。本文介绍了常用的线性图像插值技术及像素填充、自适应插值和小波域图像缩放等技术。然后，本文讨论了分级线性插值算法的思想，设计并实现了FPGA上的分级双三次算法。最后本文对各种算法的缩放效果进行了分析和讨论。 本文在分析现有视频缩放算法基础之上，提出了分级线性插值算法，并应用在简化线性插值算法中。分级线性插值算法以牺牲一定的计算精度为代价，用查找表代替乘法计算，降低了算法复杂度。本文设计并实现了分级双三次插值算法，详细说明了板上系统的模块结构。最后本文将分级线性插值算法与原线性插值算法效果图进行比较，比较结果显示分级插值算法与原算法误差较小，在放大比例较小时可以取代原算法。结果证明分级双三次线性插值算法的FPGA实现能够满足额定帧频，可以进行实时视频缩放。
上传时间： 2013-04-24
上传用户：亚亚娟娟123
Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行，数据处理的可靠性高、速度快：内核结构简单明了,数据缓冲区大小合适，便于设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真，证明该scaler的设计达到了预期的目标。对于不同分辨率的图像，均可以在显示屏上得到稳定的显示。
上传时间： 2013-05-30
上传用户：xiaowei314
实现语音波形的显示、波形放大及缩小（双击鼠标实现），声音回放，被选定波形区域的存储
上传时间： 2014-01-25
上传用户：wuyuying
计算工厂2经典插件合集 (把编译后的插件DLL文件放入cf1127\features\文件夹，双击CalculationFactory.exe,单击“公式/工具箱”下压式按钮，“工具箱”选项卡，即可看到插件工具。剩余的9个文件夹里包含不同的工程,全部都编译成类库，即为计算工厂2插件DLL文件) 详情请见 http://cf.johnbill.cn/cf2/toolbox/zym.aspx
上传时间： 2014-01-05
上传用户：yy541071797
