虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

双核8层电脑主板

  • 基于ARM和DSP的铁路信号测试仪设计(DSP部分)

    UM71系列(包括ZPW-2000A)无绝缘轨道电路已成为我国铁路的主流制式,轨道电路的正常工作对行车安全意义重大。轨道信号失真或者受到噪声污染有可能导致铁路信号设备错误动作进而发生行车事故。通过对铁路信号做出监测以及判断,可以帮助信号设备维护人员对故障设备进行及时修复从而避免事故发生。 本文设计了一种基于ARM/DSP双核结构的铁路信号测试仪,用以帮助设备维护人员及时检修故障设备。其中,DSP芯片选用TI公司的32位浮点处理器TMS320VC33作为信号分析与处理的核心,实现信号的解调、频谱分析和细化处理等功能。本测试仪作为一种实时的信号检测设备,充分利用了浮点DSP芯片高效灵活以及系统可裁减的特性,因而更适合于现场环境的应用。本测试仪主要针对目前使用较为广泛的UM71、ZPW-2000A系统以及站内25Hz相敏轨道电路,实现对移频信号的数字解调、区间载波频率检测、信号幅度检测、站内轨道信号的相位角及其幅度检测等功能。 本文着重分析了频谱细化技术中的ZFFT算法在实时信号分析中的应用,采用ZFFT算法可以在保证运算效率的同时提高频谱的分辨率。在此基础上,本文就这种算法提出了若干改进措施并且通过MATLAB对该算法及其改进措施进行了软件仿真。同时本文完成了基于这种算法的DSP软件设计:为了提高系统实时性,DSP算法均采用汇编语言实现。理论分析和实验表明调制频率的分辨率可以达到0.03Hz,满足实际应用要求。此外,本文设计了测试仪的硬件结构,主要是VC33的外围器件及其与双口RAMCY7C028的接口电路,以及基于这个接口电路的通信规程。

    标签: DSP ARM 铁路信号 试仪设计

    上传时间: 2013-06-29

    上传用户:qazwsxedc

  • Excel 使用技巧大全

    如果想在启动系统自动运行Excel,可以这样操作: 1.双击“我的电脑”图标,进入Windows目录,依次打开“Start Menu\Programs\启动”文件夹; 2.打开Excel所在的文件夹,用鼠标将Excel图标拖到“启动”文件夹,这时Excel的快捷方式就被复制到“启动”文件夹中,下次启动Windows就可快速启动Excel了。

    标签: Excel 使用技巧

    上传时间: 2013-04-24

    上传用户:gyq

  • 基于双核DSP的视频解码芯片驱动研究与实现

    · 摘要:  ADV7180是嵌入式视频监控终端的采集模块常用的视频解码芯片,本文首先分析ADV7180的硬件连接接口, 然后具体阐述如何在嵌入式Linux操作系统中实现ADV7180的驱动程序,包括系统的初始化、中断的设计与处理、DMA的处理等.  

    标签: DSP 双核 视频解码 芯片驱动

    上传时间: 2013-04-24

    上传用户:baitouyu

  • ATmega8芯片的USB下载器制作全过程及问题解决

    ·做了几次课程设计,因为电脑主板后面没有串口下载线插口,每次下载程序时都要到同学电脑那里去弄,好麻烦,而且现在的市场上主板也越来越小有口串口的了,特别是笔记本电脑,苦于如此,在网上搜了很多资料,按照网上的电路图用mega8做了个USB下载器,但是遇到了不少问题,自己摸索了很久才搞明白,现把一些问题及解决办法给出,希望对有需要的网友有帮助,还有本人制作的全资料,贡献给大家 下面是全资料,里面有个我做的

    标签: ATmega8 USB 芯片 下载器

    上传时间: 2013-06-13

    上传用户:hw1688888

  • 芯睿 LCD 驱动单片机 MK9A35EP _cn

    概述 ROM 大小:3.5K * 16 bits RAM 大小:96 * 8 bits 堆栈:8层 LCD 驱动器:7com * 27seg QFP64

    标签: LCD A35 MK9 9A

    上传时间: 2013-10-10

    上传用户:aix008

  • MC9S12X系列单片机开发工具包

    这里描述的是配合本书设计的一套MC9S12XD/E系列单片机开发工具包。 开发包的主要硬件是一块MC9S12XDP512(或MC9S12XE100)开发板,是MC9S12XD/E系列单片机的基本系统,和一个具有USB接口的BDM调试器。 HCS12X系列单片机 HCS12X系列单片机是Freescale新推出的带协处理器的双核高性能16位微控制器。HCS12X单片机系列提供128KB~1MB的第三代快闪嵌入式存储器。HCS12X单片机D系列总线速度40MHz,E系列可达50MHz。协处理器XGATE的运行时钟是S12XCPU的2倍,可达80或100MHz。E系列单片机还具备片上纠错能力,并与MC68HC11、MC68HC12和HCS12等CPU结构及代码向下兼容。 D系列单片机的基本系统使用112引脚封装的MC9S12XDP52单片机,E系列系统的单片机采用MC9S12XEP100,封装为144引脚的扩展系统。 带有USB接口的单片机BDM开发工具采用CodeWarrior支持的TBDML驱动程序,可直接通过PC机的USB口,接入CodeWarrior集成开发环境。

    标签: 12X MC9 S12 MC

    上传时间: 2013-10-17

    上传用户:com1com2

  • 基于ADSP-BF561 的数字摄像系统设计

    基于ADSP-BF561的数字摄像系统设计Design of Digital Video Camera System Based on Digital Signal ProcessorADSP-BF561(浙江大学 信息与通信工程研究所,浙江 杭州 310027) 马海杰, 刘云海摘要:介绍了基于ADI双核的数字信号处理芯片ADSP-BF561 的数字摄像系统实现方案。系统包括硬件和软件两部分,硬件主要有ADSP-BF561及其外围电路、音视频模数/数模转换、CF卡/微硬盘接口等部分。软件主要有操作系统及音视频编解码算法等部分。关键词:ADSP-BF561 ;数字摄像机;微硬盘;MPEG-4;A/D;D/A中图分类号:TN948.41文献标识码:AAbstract: An implementation of digital video camera system based on ADI dual core digital signal processor ADSP-BF561 is introduced. The system can be divided into two parts——hardware and software design. The hardware design includes ADSP-BF561 and perpheral apparatus, A/D,D/A, CF card or Microdrive and so on. The software includes operating system , audio and video coding algorithm.Key words: ADSP-BF561; digital video camera; microdrive; MPEG-4;A/D;D/A

    标签: ADSP-BF 561 数字摄像 系统设计

    上传时间: 2013-11-10

    上传用户:yl1140vista

  • ARM与DSP之间视频数据可靠传输的设计与实现

    在由ARM+DSP组成的嵌入式视频处理平台当中,需要将视频数据从DSP端发送给ARM处理器,以便ARM将视频数据传输到远端服务器进行处理。提供了一种ARM与DSP双核之间视频数据通信的解决方案,并介绍了ARM与DSP之间通过HPI进行连接的硬件电路设计。在HPI接口驱动程序的设计中,基于Linux中断处理机制定义并实现了一种实用的视频数据通信协议,从而实现了ARM与DSP双核之间视频数据的可靠传榆。

    标签: ARM DSP 视频数据 传输

    上传时间: 2013-11-09

    上传用户:xg262122

  • WP369-可扩展式处理平台各种嵌入式系统的理想解决方案

        赛灵思的新型可扩展式处理平台架构可为开发人员提供无与伦比的系统性能、灵活性、可扩展性和集成度,并为降低系统功耗、成本和缩小尺寸进行了精心优化。   可扩展式处理平台基于 ARM 的双核 Cortex™-A9MPCore 处理器以及赛灵思的 28nm 可编程逻辑之上,采用以处理器为核心的设计方案,并能定义通过标准设计方法实施的综合处理器系统。这种方案可为软件开发人员在功能齐备且强大的优化型低成本低功耗处理平台上提供熟悉的编程环境。

    标签: 369 WP 扩展式 处理平台

    上传时间: 2013-11-20

    上传用户:杏帘在望

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可更改?若能更改,则必须要满足什么条件下更改?生成的约束文件中,ADDR,data之间是否能调换? 2、对DDR2数据、地址和控制线路的匹配要注意些什么?通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配,哪种匹配方式更好? 3、V4中,PCB LayOut时,DDR2线路阻抗单端为50欧,差分为100欧?Hyperlynx仿真时,那些参数必须要达到那些指标DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM内存条,能否降速使用?比如降速到DDR2-400或更低频率使用? 5、板卡上有SODIMM的插座,又有8片内存颗粒,则物理上两部分是连在一起的,若实际使用时,只安装内存条或只安装8片内存颗粒,是否会造成信号完成性的影响?若有影响,如何控制? 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用,构成一个(max:8GB)的DDR2单元?若能,则布线阻抗和FPGA的DCI如何控制?地址和控制线的TOP图应该怎样? 7、DDR2和FPGA(VREF pin)的参考电压0.9V的实际工作电流有多大?工作时候,DDR2芯片是否很烫,一般如何考虑散热? 8、由于多层板叠层的问题,可能顶层和中间层的铜箔不一样后,中间的夹层后度不一样时,也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层?

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-12

    上传用户:han_zh